Chống nhiễu khi thiết kế mạch in

[+-x:=?]

[QUOTE=duonghoang;529270]Ko biết bác +-x:=? tên gì nhỉ, chắc là bác chuyên thiết kế mạch in nhiều lớp rồi, bác nói nhiều cái em vẫn chưa hiểu nhiều lắm.
Tiện đây bác cho em hỏi một số vấn đề với, em cũng đang làm mấy mạch Analog đưa vào Card AD 16bit, QUOTE]

Chào Bạn,
Mình ko biết Board bạn tke bao nhiêu lớp, đoán là 2 .
Mình xin góp ý thế này:

-"Thường những net của Analog em vẫn hay thường đi kèm song song với nó 1 net GND": Đúng về nguyên tắc, nhưng vẫn chưa đủ với tín thằng Analog khó tính . Bạn thử thêm cách này xem:
. Đổ đồng để GND chạy dọc theo 2 bên tín hiệu Analog.
. Add thêm GND Via chạy dọc theo 2 bên tín hiệu Analog.
.Nếu tín hiệu Analog nối đến 1 chân Thru-hole của Component nào đó, thì phải Add 1 hoặc 2 Via GND gần lỗ Thru Hole này (Mục đích là mình control return path referrence cho Analog Via luôn)
.Thường thì mình vẽ Trace 45 độ, nếu dc thì bo góc 45 độ thành vòng cung.
.Đương nhiên, chạy mạch càng ngắn càng tốt.

Thân,
Thuong Dinh Phan.

[duonghoang]

Đầu tiên xin cám ơn anh rất nhiều, giờ thì em mới hiểu tại sao mấy board mạch nó phủ đồng là như vậy nhưng lại có nhiều lỗ via trên đó, em cứ nghĩ là nó thừa chứ .
Đúng là em chỉ làm mạch in 2 lớp thôi anh àh, ở trên anh có nói là nhiễu cũng phụ thuộc vào lớp cách điện nữa, nhưng lớp cách điện chỉ có mạch nhiều lớp thôi đúng ko anh, với lại trên một số mạch em thấy người ta có hàn một lớp tôn mỏng phía trên có phải là chặn từ trường bên ngoài để chống nhiễu phải ko anh, hay là còn lý do nào khác ạ?.
Thank anh nhiều!

[+-x:=?]

Chào bạn,
1. Với Board 2 lớp thì đã có lớp cách điện rồi.
2. Người ta hàn thêm miếng tôn mỏng là để chống nhiễu đó bạn. Đúng ra thì mình phải dùng component( tên tiếng Anh là gì mình không nhớ, khách hàng sẽ hàn thêm trong quá trình test nếu cần) áp lên đường mạch tín hiệu rồi hàn vô GND vias 2 bên, mình dùng miếng tôn/giấy bạc là "lụi" thôi .
3. Mình nói thêm: Nếu Board 2 lớp, ví dụ bạn chạy Analog trên Top, thì dưới Bottom đừng chạy tín hiệu dọc theo đường mạch Analog, cố gắng chạy cắt ngang, tốt nữa thì chỉ để GND copper thôi. Mụch đích là ko để Analog ảnh hưởng đến tín hiệu khác và ngược lại.

Hope this help.

[Lenh Ho]

anh +-x: ơi : tuyệt lắm
Anh duy trì luồng này lâu lâu nhé để bọn em hỏi chút ^^

Nhân tiện anh có thể đưa ra quy trình thiêt kế một board ko ạ và những gì cần lưu ý ( ít ra cũng khuyến mãi tụi em ít từ khóa chứ anh )

Cảm ơn anh rất nhiều

[postmanbk]

"Thường những net của Analog em vẫn hay thường đi kèm song song với nó 1 net GND": Đúng về nguyên tắc, nhưng vẫn chưa đủ với thằng Analog khó tính.

Bạn ơi, cho mình hỏi, đó là nguyên tắc gì, mình vẫn chưa hiểu tại sao? Thanks

[+-x:=?]

"Thường những net của Analog em vẫn hay thường đi kèm song song với nó 1 net GND": Đúng về nguyên tắc, nhưng vẫn chưa đủ với thằng Analog khó tính.

Bạn ơi, cho mình hỏi, đó là nguyên tắc gì, mình vẫn chưa hiểu tại sao? Thanks

Chào Bạn,

Thế này, Không như Digital (0/1), các tín hiệu tín hiệu Analog (Áp/dòng) là bị tác động rõ rệt nhất bởi các yếu tố khác (nhiễu, rơi áp,...). Lí tưởng: Mức 1 digital ~ 5V, Mức 0 ~ 0V, trong trường hợp vì lí do nào đó mà Điện Áp chỉ còn 4V thì vẫn hiểu là mức 1. Nhưng với Analog, từ 5V mà "rơi rớt" chỉ còn 4V thì sai lệch rất lớn.

Do đó, cần phải bảo vệ tính toàn vẹn của tín hiệu Analog. Việc chạy thêm Net/đổ đồng AGND cũng vì mục đích này.

Thân,

[+-x:=?]

anh +-x: ơi : tuyệt lắm
Anh duy trì luồng này lâu lâu nhé để bọn em hỏi chút ^^

Nhân tiện anh có thể đưa ra quy trình thiêt kế một board ko ạ và những gì cần lưu ý ( ít ra cũng khuyến mãi tụi em ít từ khóa chứ anh )

Cảm ơn anh rất nhiều

Chào Bạn,

Nhiều Sinh Viên (trong đó có mình đạt điểm 9/10 cho môn "Thiết Kế Mạch In" (nghe hoành tráng) cho việc sử dụng thành thạo phần mềm và vẽ 1 mạch trên nó.
Nhưng lại không dc trang bị những kiến thức cần thiết / cơ bản về nó (PCB) từ Design, Fabricate, Assembly,...Theo mình dc biết (nếu không đúng, mong các bạn sửa), hầu hết những người làm bên "thiết kế" PCB ở VN chỉ dừng lại ở Placement (đặt linh kiện) và Routing (Chạy mạch). Nhưng khi hỏi tại sao lại chạy mạch như vậy, có lợi gì, hay hỏi sâu hơn vào các thuật ngữ thì xem ra đã "lùng bùng"....

Việc hiểu hết dc toàn bộ qui trình thiết kế PCB là điều không hề dễ ("hiểu" ở đây là biết dc tại sao như vậy, tại sao không, chứ không phải làm theo hướng dẫn, theo guideline cty có sẵn), ngoài kiến thức vững, phải có kinh nghiệm làm việc.

Những gì mình biết còn nhiều giới hạn, nhưng sẵn sàng chia sẻ (có gì chưa đúng, đừng "chém" tội nghiệp .
Bạn có thể liên lạc qua email: phandinh1508@gmail.com, hay pót câu hỏi trên diễn đàn để mọi người tham khảo/trả lời giùm bạn.

[VN mình có rất nhiều anh em giỏi về PCB, nhưng mình không thấy những bài viết tâm huyết để chia sẻ với các bạn Sinh Viên, thậm chí với người đã đi làm]

[postmanbk]

Thanks bạn, như vậy, việc đổ đổng có phải là tạo ra phần bọc nhiễu cho đường analog không?
Bạn có thể giải thích thêm về "return path" được ko?
Thanks

[30mzuruni]

@Cám ơn bạn: +-x:=?; Những chia sẻ rất hữu ích.
@postmanbk: Theo mình, người ta thường phủ đồng lên các đường GND hoặc Power là để làm cho thiết diện của nó rộng ra. Qua đó sẽ là giảm tính inductive của đường dẫn. Như các bạn biết tính inductive của đương dẫn sẽ làm cho nó rất nhạy cảm với điện từ trường của nhiễu gây ra.

Để hiểu được nguyên tắc cho việc chống nhiễu theo mình cần phải hiểu trước tiên cơ chế tác động của nhiễu lên đường tín hiệu hoặc power. Về cơ bản nhiễu sẽ gây ảnh hưởng tới tín hiệu qua 3 đường:
1. galvanic coupling: Nguyên nhân do tín hiệu có chung đường (ví dụ như đường GND) dẫn đến điện áp rơi trên phần trở kháng chung này. Mô hình của nó có thể được hình dung qua model sau:

2. capacitive coupling: Nguyên nhân là do điện trường giữa đường tín hiệu và đường gây nhiễu, điện trường này có thể được thể hiện qua tụ ký sinh giữa đường tín hiệu và nhiễu. Mô hình của nó được hình dung qua hình sau:

3. Inductive coupling: Nguyên nhân là do từ trường giữa đường gây nhiễu và đường tín hiệu. Loại nhiễu này khá phổ biến trong các mạch có tần số cao, hoặc cộng hưởng. Nó có thể được thể hiện qua độ từ cảm giữa 2 đường tín hiệu. Model:

[30mzuruni]

Mình nghĩ phần inductive và capacitive là tương đối trực quan, nên mình chỉ xin lẫy một ví dụ đối với cơ chế galvanic coupling:

Ở hình trên: Khi Transitor T1 mở, sẽ làm rơi trên T2 một điện áp U2(t)= Uo - Delta_u(t), phần Delta_u(t) này do dòng chạy qua trở kháng Zs+ gây nên. Do phần đầu nhọn của xung trên U2 và điện áp U2 từ từ tăng trở lại giá trị Uo thể hiện điều này. Vậy để tìm cách làm giảm tác động của Zs+ thì ta chi nó ra làm 2 đường qua Zs+1 và Zs+2. Như vậy tác động của phần trở kháng Zs+1 ở hình 2 sẽ chỉ còn là Zs+2. Do đó điện áp rơi trên T2 cũng đẹp và nuột nà hơn.

Tất nhiên những điều mình nói trên chỉ là lý thuyết, còn áp dụng vào trong thực tế ntn, rồi phân tích nguyên nhân gây nhiễu ra sao để mà áp dụng các biện pháp chống nhiễu hiệu quả thì còn cần kinh nghiệm thực tế rất nhiều, ví dụ như bạn +-x:=?, chắc chắn là bạn phải chắc lý thuyết và có rất nhiều kinh nghiệm thực tiễn.
Mình nghĩ có một môn học quan trọng để đào sâu vấn đề này mà các bạn nên quan tâm đó là: electromagnetic compatibility. Quả thực thời đi học mình cũng vất vả để qua môn này, nhưng sau này vào thực tiễn rồi mới thấy, phải nói nó là môn quan trọng bậc nhất trong ngành điện, điện tử.

[Lenh Ho]

tiếp đi anh 30mzuruni ^^

[+-x:=?]

Thanks bạn, như vậy, việc đổ đổng có phải là tạo ra phần bọc nhiễu cho đường analog không?
Bạn có thể giải thích thêm về "return path" được ko?
Thanks

Thanks bạn 30mzuruni đã giải thích các cơ chế tác động nhiễu. (mình biết nhiều cao thủ đang ẩn dật đâu đó mà ).

@postmanbk: Mình nói chút về Return Path.

Một tín hiệu (áp/dòng) luôn đi từ nơi có điện áp cao đến nơi có điện áp thấp. Cụ thể hơn khi phân tích một ví dụ Bật tắt Led đơn: Không thể nói led sáng/tắt nếu chỉ đơn thuần áp 5V vô Anode. Ta cần xét đến Cathode.
Trường hợp 1: Cathode = 2.5V: Led sáng.
Trường hợp 2: Cathode = 0V: Led sáng.
(Bỏ qua trường hợp Led cháy do quá áp nhé )

Một đặc điểm chung là trong 2 trường hợp trên, tín hiệu (dòng điện) luôn có khuynh hướng quay ngược trở lại thông qua đường mạch 2.5V (trường hợp 1) hoặc 0V (trường hợp 2). Khi đó ta gọi là chính xác là Current/Signal Return Path.

Trong 2 trường hợp trên thì trường hợp 2 là phổ biến hơn cả, từ đó ta gọi chung là :
Current Return Path = Signal Return Path = Ground Return Path = Return Ground Path.

Impedance Control:

Tính toàn vẹn của tín hiệu (Signal Integrity – SI): bị ảnh hưởng bởi nhiều yếu tố: nhiễu, rơi áp/dòng, mất ổn định nhiệt, cộng hưởng điện từ,…

Ngoài việc làm giảm thiểu tác động của các yếu tố trên, đối với các tín hiệu tần số cao (High Speed) thì việc quan trọng là giảm thiểu tín hiệu phản hồi (Signal Reflection) phản ngược trở lại làm suy yếu tín hiệu , nguyên căn sinh ra Signal Reflection là do không tương đồng trở kháng Impedance giữa bên cho và bên nhận (Sender / Receiver hay Source /Load hay Input/Output).



Mỗi tín hiệu điện luôn luôn tồn tại từ trường, hay đúng hơn luôn luôn tồn tại trở kháng đối với đất. Một đường mạch/trace trên PCB cũng vậy.

Chúng ta xét trường hợp trở kháng của 1 đường mạch chạy từ A (Source)  B (Load) , giả sử tại A trở kháng là Z0, chúng ta kiểm soát sao cho tại B cũng là Z0 (lí tưởng). Người ta thấy rằng khi tại A và B cùng tồn tại một trở kháng bằng nhau Z0 thì không sinh ra Signal Reflection, lúc này tín hiệu từ A  B được toàn vẹn, hiệu suất truyền cực đại.

Vậy làm như thế nào để kiểm soát trở kháng Zo luôn là hằng số dọc theo đường mạch ?.

Cách tốt nhất là luôn giữ cho đường Signal Song Song với Return Path (GND).

Các thông số Bề rộng/dày đường mạch, Hằng số điện môi, Lớp cách điện,… mình đã nói ở bài trước.

Thân,

[postmanbk]

Có phải vì phối hợp trở kháng nên các đường signal có return path là GND luôn được bao đất xung quanh và luôn đảm bảo khoảng cách từ GND đến signal là không đổi. Thậm chí theo như bạn nói với trường hợp tín hiệu RF cần có via GND đi quanh, có phải để trở kháng được đảm bảo?

[+-x:=?]

Mình sẽ nói về công dụng của GND trong các trường hợp:

Ví dụ: Board 2 Layers (Top, Bottom), Top: Chạy/Rout mạch + Đổ đồng GND, Bottom chỉ có GND.

1. GND trên lớp tín hiệu Top: GND chỉ có nhiệm vụ chống nhiễu.
2. GND trên lớp Bottom: GND có nhiệm vụ chống nhiễu và Control Impedance, khoảng cách giữa tín hiệu đến GND để kiểm soát Impedance chính là khoảng cách giữa 2 lớp Top và Bottom.
3. GND fence Via chạy dọc theo tín hiệu (thường áp dụng cho RF, đôi khi Analog): GND/GND Fence Via có tác dụng chống nhiễu (Tránh ảnh hưởng đến tín hiệu khác vì RF là tần số cao, đông thời tránh Bị ảnh hưởng nếu tín hiệu là Analog).

Thân,

Thuong Dinh Phan,

[aphu_nt]

Các bài viết của mọi người thật là có ích.
Mình cũng nói thêm là, có lẽ mọi người quá tập trung vào phần triệt nhiễu cho các tín hiệu analog, tín hiệu tần số cao và xung clock... mà quên mất câu hỏi của chủ topic là : "độ rộng line bao nhiêu là tốt"

Theo mình biết thì có khoảng 5-6 loại tín hiệu như sau: line nguồn, clock, analog, cao tần,bus data, các line khác

- Với line nguồn: tại ngõ vào cấp nguồn cho các IC... độ rộng line thông thường vào khoảng 3mm cho các nguồn (5VCC trở xuống là ok), 3.5mm cho nguồn 12V (24V,48V có thể xài 5mm hoặc 7mm). Còn tại ngõ vào,ra IC như 7805... thì không nối line mà phải tạo lớp copper area tưng đối chút xíu (tùy vào số lượng IC,chip tiêu thụ nguồn).
- Clock (khoảng vài chục MHz tới vài trăm MHz): thường là tín hiệu 50 ohm, ta phải tìm tài liệu nói về 50 Ohm mới chọn được vì nó phụ thuộc vào độ dày board và khoảng cách lớp kế cận nữa., (nếu khó hiểu thì cứ vẽ độ rộng 1mm và tách cách tín hiệu khác ra xa clock khoảng 10 lần độ rộng là tốt nhất)
- analog và cao tần là 2 loại tín hiệu chua chát nhất trong vấn đề triệt nhiễu (có khi mình vẽ xong đem qua khách hàng bên Nhật check rồi sữa lại khoảng 5-6 lần luôn mất cả tháng 1 board nhỏ là bình thường) tuy nhiên mình cũng nói sơ sơ như sau:
+ Nếu board 2 lớp, lớp trên đặt linh kiện cao tần thì ở lớp dưới không đặt linh kiện nào hết (tuyệt đối cấm linh kiện nguồn, domino hay jack cắm nguồn cũng phải tránh ra nhé khoảng 10mm là ổn) và đặt linh kiện sao cho đường đi của line là thẳng nhất, ngắn nhất có thể và hạn chế chuyện đục via chuyển lớp. Thường thì các tín hiệu này là 100 ohm hoặc 50 ohm. Vẽ line xong thì triệt nhiễu bằng cách vẽ các line GND (có độ rộng 1mm là ok) bao bọc xung quanh line cao tần mà hay gọi là tạo shield GND cho tín hiệu.
+ Nếu board nhiều lớp: thì nhét các tín hiệu này vô lớp trong hết và tạo shield 3D cho line luôn, shield 3D có nghĩa là vẽ line GND bọc xung quanh và 2 lớp kế của lớp ta vẽ line cao tần cũng là lớp GND luôn.

...
Gõ mõi tay quá, hôm sau rãnh mình nói tiếp nha.