Chống nhiễu khi thiết kế mạch in

[+-x:=?]

Bạn "aphu_nt" tiếp tục đi nào, mình xả hơi tí, chừng nào mệt mình nhảy vô .

Ah, các bạn có đề tài nào hay, mang ra anh em ta cùng thảo luận & tìm hiểu

[duonghoang]

Hallo các bác, luồng này sao lâu ko có ai có chủ đề mới thảo luận nhỉ.
Tiện đây các bác cho em hỏi đi layout ở phần công suất thì như thế nào, dây tín hiệu kích nó cũng gần với mấy dây công suất, đối với động cơ công suất nhỏ thì nhiễu ko đáng kể, vậy đối với phần công suất lớn thì đi dây như thế nào là hợp lý các bác nhỉ?
Thanks.

[hien.rfic]

anh chị cho em hỏi một vấn đề về PCB nha. Khi vẽ layout, để tính độ rộng của transmission line (Z0 = 50 ohm)thì em dùng tool của ADS (LineCal), trong đó có 1 thông số là độ dày của substrate, có lẽ tool sẽ tính toán theo lý thuyết để cho ra kết quả. Vậy nếu mình dùng substrate mỏng (0.36mm, em muốn có transmission line có độ rộng nhỏ) thì việc dùng tool để tính sao cho Z0=50ohm có đáng tin cậy ko ạ?

em xin cảm ơn mọi người

[ngoclinh_xl]

What's different pairs signal?
Please! Talking about PCB project which you has finished. Example DDR3 PCB layout project following :
- schematic diagram block
- pre-layout: what are critical signals? What are bases to determine stack-up layout?
How oranges the layers ?
Some examples for matching length, timing, coupling, decoupling...
Implement rules of signal different pairs on Altium...

Thanks!

[ngoclinh_xl]

bác +-x:=? với bác aphu_nt chạy đâu rồi?

[songtu1690]

Bác +-x:=? cho em hỏi, tụ bypass, Resitor pullup, pulldown sắp xếp như thế nào?
Em mới chuyển qua Allegro nên chưa biết, có cao thủ nào sử dụng Allegro cho em hỏi: các thuật ngữ: assembly top, assembly detail, assembly detail, Backing_plate, silkscreen_top, soldermask_top, switch_area_top, Place_bound_top... công dụng các layer đó như thế nào.
Thanks!!!

[+-x:=?]

Bác +-x:=? cho em hỏi, tụ bypass, Resitor pullup, pulldown sắp xếp như thế nào?
Em mới chuyển qua Allegro nên chưa biết, có cao thủ nào sử dụng Allegro cho em hỏi: các thuật ngữ: assembly top, assembly detail, assembly detail, Backing_plate, silkscreen_top, soldermask_top, switch_area_top, Place_bound_top... công dụng các layer đó như thế nào.
Thanks!!!

- Capacitor chia thành 2 loại:
+ Decoupling capacitor: Là những tụ có điện dung nhỏ (thường từ 0.1 ù trở xuống), đặt gần tải càng tốt (gần chân IC,...).
+ Bulk capacitor: Là những tụ có điện dung lớn (phân cực, không phân cực), thường đặt gần nguồn.
- Resistor Pullup-Pulldown là điện trở có tác dụng ghim mức điện áp, giá trị khoảng 4.7K, 10K. Cố gắng đặt gần ngõ vào/ra càng tốt.
+ Pull up: Ghim mức 1, 1 đầu kéo lên VCC.
+ Pull down: Ghim mức 0, 1 đầu kéo xuống GND.

Đối với PCB, các lớp (layer) dc chia làm 2 loại: Dẫn điện và Không dẫn điện:

+ Dẫn điện (Conductor Layer): là những lớp có đồng (đường mạch, mảng đồng). Ví dụ như Top, Bottom, Inner (GND Plane, Power Plane, Signal).
+ Không dẫn điện (In-conductor Layer): Là những lớp không liên quan đến điện: Silkscreen (tên, đường viền của linh kiện, hay những ghi chú....). Solder Mask là lớp bảo vệ mạch khỏi môi trường bên ngoài. Assembly là lớp để tráng chì hàn lên chân linh kiện (thường dùng cho lắp ráp tự động, đôi khi in ra file để tham khảo vị trí linh kiện ).

Vậy thôi, còn các layer khác tùy thuộc vào phần mềm mà sẽ gán những thuộc tính vào.

Chú ý: Thí dụ mình nói PCB 10 layers, tức là có 10 lớp dẫn điện nhé (ko bao gồm lớp không dẫn điện).

Thuong Dinh Phan

[+-x:=?]

What's different pairs signal?
Please! Talking about PCB project which you has finished. Example DDR3 PCB layout project following :
- schematic diagram block
- pre-layout: what are critical signals? What are bases to determine stack-up layout?
How oranges the layers ?
Some examples for matching length, timing, coupling, decoupling...
Implement rules of signal different pairs on Altium...

Thanks!

Differential pair thực ra chỉ là một tín hiệu, nhưng người ta chia thành Negative và Positive để lấy Vi sai 2 tín hiệu nhằm mục đích chống nhiễu trong tần số cao.
2 sợi này cố gắng chạy song song với nhau nhiều nhất có thể, chênh lệch chiều dài thường là +/- 5 mils (thông thường thôi nhé .
Về bề dày, khoảng cách của đường mạch, tùy thuộc vào thông số Impedance, vật liệu, vẽ ở lớp nào mà ta sẽ tính toán cụ thể (như mình đã chia sẻ phần đầu).
Có thể tham khảo ở đây: Differential signaling - Wikipedia, the free encyclopedia

Các chuẩn DDR2, DDR3, PCI, USB, I2C,.. thì tài liệu rất nhiều trên mạng. Điều quan trọng là phải nắm rõ cơ bản trước. Ví dụ DDR2/3 thì mỗi khách hàng sẽ có 1 guideline riêng chi tiết, nhưng chỉ xoay quanh các vấn đề sau:
+ 1 Byte (8 Bits) Data/Address phải đi trên 1 layer cùng với bit Stroke. Cũng có khách hàng muốn vẽ 2,3,4 byte trên 1 layer.
+ Kiểm soát chiều dài đường mạch.

Rất vui vì dc chia sẻ với bạn.

[+-x:=?]

anh chị cho em hỏi một vấn đề về PCB nha. Khi vẽ layout, để tính độ rộng của transmission line (Z0 = 50 ohm)thì em dùng tool của ADS (LineCal), trong đó có 1 thông số là độ dày của substrate, có lẽ tool sẽ tính toán theo lý thuyết để cho ra kết quả. Vậy nếu mình dùng substrate mỏng (0.36mm, em muốn có transmission line có độ rộng nhỏ) thì việc dùng tool để tính sao cho Z0=50ohm có đáng tin cậy ko ạ?

em xin cảm ơn mọi người

Người ta đã gán công thức vô tool rồi, cứ tin tưởng mà tính toán thôi bạn

[coi_tn1]

tiện đây các bác cho em hỏi là em định vẽ mạch in cho tda7294 bằng eagle5.06 nhưng em tìm hoài không thấy ic đâu cả các bác có thể chỉ em được không ạ?

[songtu1690]

tiện đây các bác cho em hỏi là em định vẽ mạch in cho tda7294 bằng eagle5.06 nhưng em tìm hoài không thấy ic đâu cả các bác có thể chỉ em được không ạ?

Những linh kiện không có trong thư viện thì bạn phải tự tạo thôi. ^_^

[truongqt]

Thớt rất hay và bổ ích. Bổ sung thêm 1 số ý kiến với kinh nghiệm của riêng tôi :
Xét về mặt công suất, 1 cách suy luận đơn giản: có thực mới vực được đạo, tức là phải luôn đảm bảo về nguồn, do đó:
- Dây cấp nguồn never share hay dùng chung, ko đi nối tiếp từ linh kiện này đến linh kiện khác.
-Các linh kiện như tụ lọc, cuộn cảm lọc (phần nguồn) phải làm đúng chức năng của nó là lọc,(ví dụ dùng 7805 thì layout giống như sơ đồ trong datasheet), tức phải nẳm ngay tại nguồn, gần nhất có thể.

[sonmai]

tiện đây các bác cho em hỏi là em định vẽ mạch in cho tda7294 bằng eagle5.06 nhưng em tìm hoài không thấy ic đâu cả các bác có thể chỉ em được không ạ?

Nó nằm đây nè EAGLE Library - New and improved EAGLE part libraries - CadSoft ráng tìm kiếm!

[dtk2311]

Các bác cho em hỏi vấn đề này với. Em có thiết kế một board hiển thị cho lcd 7inch dùng ssd1963 điều khiển.
Mạch có hiện tượng chạy ko ổn định: có khi chạm tay vào board thì màn hình mới hiển thị.
Đang nghi ngờ là dây tín hiệu và dây clock nối vào LCD bị một lý do nào đó mà nhiễu nên LCD ko thể nhận được data.
-Hiện giờ các line tín hiệu và clock có độ dài, độ rộng là như nhau.
-Không có linh kiện nào dưới các line tín hiệu và line clock.
-Lớp BOT đã phủ đồng phần dưới các line nối với LCD.
Mong các bác chỉ mình tìm nguyên nhân và khắc phục nó

[pq_hung]

các bạn vào đây có công thức tính ra kết quả luôn nè : PCB Calculator đọc hay lắm đó.