cần giúp khắc phục nhiễu trong thiết kế mạch in!

[superhieu1]

em đang lam 1 mạch chạy pwm, khi lấy OSC ra đo thì thấy tín hiệu kích FET (cực G) gần nguồn phát xung thì sóng tốt, còn càng xa nguồn(đường mạch dài, khoản 3cm), thì dạng sóng có thêm hài nhiễu chỗ cạnh xuống của xung, cạnh lên thì vẫn tốt. theo em đọ đạt, suy đoán thì hài này là hài của cuộn cảm gây ra. hệ quả là dàn FET ấm lên(nhưng con có hài nhiễu thôi), dàn ki thì mát lạnh! như hình!






càng xa thì tình hình càng tệ các bác ạ, ngồi ăn cơm mà đầu óc cứ ong ong cái hài, cuối cùng em nghĩ ra, và vẽ như hình, điểm số 3 là nặng nhất, số 2 thì ít ít, số 1 thì sóng đẹp! các bác chiệu khó xem giúp em một chút nhe! em không biết đó có phải nguyên nhân ko? và khắc phục sao đây ạ!

em rất cám ơn!

[superhieu1]

hic trôi topic của em mất, các sư phụ chuẩn đoán giúp em vơi!

[superhieu1]

em đã tăng đô cho dây tín hiệu(hàn cho nó to ra) vì em sợ skin, kết quả càng tệ hơn, gai nhiễu phát triển ở cả điểm 1. hic hic, em đã có gắn đưa em nó sát vào mas cung chưa được!

[bqviet]

Dây tín hiệu càng mỏng thì điện cảm và điện dung ký sinh càng bé. Chỉ dây công suất mới cần làm to / đắp thiếc. Nếu có thể, đổ đất xen vào giữa cái tải công suất và đường tín hiệu, 3 mm = 120 mil là thừa sức đổ đất rồi.

[superhieu1]

vâng, để em thử ngay ạ, nãy h ngồi lôi "cổ sách" ra ngâm nở cả người!

[superhieu1]

cho dây teo lại và có đổ đất nhưng vẫn ko ăn thua, em nghĩ lại rồi, có lẽ đây là hài của tụ ký sinh trong G-S, G-D, kết hợp với ZL của line đồng phát sinh cộng hưởng, phát ra hài lên đến 10Mhz, có biên lơ lững làm fet nóng.

em có đọc tài liệu chống ồn EMI và xem mạch thực tế của nước ngoài thì họ tính toán được con trở nối tiếp đưa vào cực G là 100 ôm, em đã bắt chước và....lạ lùng thay, rise time và fall time tăng nhìn chóng mặt, nhưng thay vào đó ko có hài 10MHz và FET giảm nóng hẵn(còn nóng khoản 38--39 độ-vì em sờ thấy nóng hơn em). như vậy, đó là cách khắc phục tạm thời, nhưng rise time fall time quá cao(mạch đã có IC hỗ trợ tăng tốc trước đó). Vậy bây giờ, đâu là nguyên nhân!!!

Rise time & fall time trước(xanh) và sau trở(vàng)


Hài 10Mhz khi không có trở

[hienjimicase]

Làm mạch số thì đường tín hiệu không dc đi gần đường nguồn chứ.

[hienjimicase]

Làm mạch số thì đường tín hiệu không dc đi gần đường nguồn chứ. Đường đi càng ngắn càng ít nhiễu

[dinhnam123]

nên cách lý phần dk và phần công suất! trường hợp của pác khó đoán đó, có khi nhiễu do điiện từ trường.

[Lam-dt]

...Ngoài ra: Tăng cường bộ lọc cho phần nguồn dao động: Cách ly bằng 1 con diot, thêm mạch lọc LC cho nguồn tín hiệu, thêm lọc "ống ferit", hạ áp và ổn áp cho nó thì tốt.

[superhieu1]

hôm nay quay trở lại topic, phiên bản 2 lớp đã ra, đem chạy thì phần chân G càng tệ hơn, có gai nhiểu lên đến 5v, gai nhiễu khá to, mặc dủ đã có phủ GND xung quanh dây cao tần, ác liệt hơn, mới gắn con pic vào, đang cho reset thì mạch phần công suất tự dao động, tần số 2MHz và 400kHz, không phải do nhiễu thạch anh đâu, vì có sờ vào 2 chân thạch anh cũng ko thay đổi dạng sóng, kết quả, FET và IC tăng tốc nóng nhanh, em hết hiểu nổi.....

bay giờ em cần 1 cuốn sách về thiết kế mạch in 1 hoặc 2 lớp, hoặc ai có kinh nghiệm, em xin được theo học hỏi!