xin giúp đỡ 1 bài tập nhỏ về mạch đếm không đồng bộ

[concoc]

em có bài tập thế này :
mạch đếm không đồng bộ đếm lên đếm 5 dùng 3 T.FF , đếm từ 000 , 001 , 010 , 011 , 100 rồi quay về 000 .
Cách xử lý ban đầu là cho nó đếm đến 100 , sang 101 thì xuất clear = NAND (Q1,Q3) để xóa các FF về 0 .
Tuy nhiên cách này có nhược điểm là clear ngắn nên có thể không xóa hết 3 FF , thay vì 000 ta có thể có 001 hoặc 100 => sai .

Yêu cầu là sửa lại mạch , kèm clock vào hàm clear để kéo dài clear đến 1/2 chu kỳ .

Em nghĩ nát óc rồi mà không tìm ra cách nào để clear kéo dài 1/2 chu kỳ clock mà vẫn không ảnh hưởng đến mạch đếm

Xin các cao thủ ra tay trợ giúp . Em cảm ơn nhiều nhiều .

[nguyenmau]

Bạn thử làm cách nầy ...
Hai cổng NAND phía sau để tạo thời gian trể ,độ rộng xung CLEAR là thời gian trể nầy .

[cooloo]

Hừm ... chỉ 1/2 chu kỳ thôi sao , sao keo quá vậy . Cái này thì em thử dùng cái mạch "pulse catcher " với and/or gates hay flip-flop coi có chạy hông .

[quocthai]

Bác thử dùng một mạch trễ đơn giản kiểu RC. Lắp 1 R và 1 diode song song, nối với đầu ra của mạch and. Từ đó nối với C xuống đất. Tại điểm nối RC, khi lên 1 sẽ tức thời, nhưng khi xuống 0 sẽ có thời gian trễ.

Tính toán R sao cho mạch tác động được, và C theo R sao cho có thời gian trễ như ý muốn.

Nếu đầu ra của RC không kéo nổi 3 reset, thì qua một con đệm nữa xem sao? Nhưng cũng đâu cần kéo dài đến 1/2 chu kỳ?

[concoc]

Bạn thử làm cách nầy ...
Hai cổng NAND phía sau để tạo thời gian trể ,độ rộng xung CLEAR là thời gian trể nầy .

theo mạch của anh , dạng sóng sẽ như thế này , với t1 t3 là thời gian xóa của FF 1 và FF3 . Điều kiện là thời gian trễ delta > t3 - t1 và 2*delta+t1 <1 chu kỳ .

Đúng không ạ ?

Hừm ... chỉ 1/2 chu kỳ thôi sao , sao keo quá vậy . Cái này thì em thử dùng cái mạch "pulse catcher " với and/or gates hay flip-flop coi có chạy hông .

Thật ra cái 1/2 chu kỳ là nguyên văn đề của thầy em , chứ em nghĩ chỉ cần đủ thời gian xóa là được .
theo như anh gợi ý , em đã thử dùng 1 con T.FF , đầu vào T là hàm NOR(Q1,Q2) , xung CK là CK của bộ đếm , đầu ra Q nối vào Clear . Như vậy dạng sóng sẽ như thế này , và Clear sẽ kéo dài 1 chu kỳ

Bác thử dùng một mạch trễ đơn giản kiểu RC. Lắp 1 R và 1 diode song song, nối với đầu ra của mạch and. Từ đó nối với C xuống đất. Tại điểm nối RC, khi lên 1 sẽ tức thời, nhưng khi xuống 0 sẽ có thời gian trễ.

Tính toán R sao cho mạch tác động được, và C theo R sao cho có thời gian trễ như ý muốn.

Nếu đầu ra của RC không kéo nổi 3 reset, thì qua một con đệm nữa xem sao? Nhưng cũng đâu cần kéo dài đến 1/2 chu kỳ?

Dạ vâng , không cần đến 1/2 chu kỳ , miễn là đủ thời gian xóa là được rồi ạ .

Em cần là Reset từ 1 xuống 0 phải tức thời , còn từ 0 lên 1 thì mới cần trễ . Cái mạch của anh , em nghĩ mình đổi đầu con diode lại là thành 1-0 tức thời , 0-1 trễ .

Cảm ơn tất cả mọi người .

[nguyenmau]

Mạch sau đây có thể là lời giải của bài tập của Cóc đây .
Giả sử khi bật điện ta có Q1 Q2 Q3 =000 và Q(7474)=1
Ở t6 ,Q1 Q2 Q3 =101 sau lúc nầy phải có Q1 Q2 Q3 =000 và xung CL(7473) xuống 0 trong 1/2 chu kỳ CLK

[cooloo]

cooloo có cái mạch này , con cóc coi thử có phang vào đâu được không . Chúc may mắn .

[concoc]

cảm ơn mọi người .

Dưới đây là cách giải trong sách "Kỹ thuật số lý thuyết và bài tập" của thầy Tống Văn On

[nguyenmau]

đây là cách giải trong sách "Kỹ thuật số lý thuyết và bài tập" của thầy Tống Văn On

Bạn Cóc thử mạch nầy chưa ?
Khi Q1=0 hay Q3=0 thì S=1 và R=0 ==>Q=0-->CLEAR 7473
Vậy thì mạch đâu có đếm được ,phải hông .

[concoc]

Bạn Cóc thử mạch nầy chưa ?
Khi Q1=0 hay Q3=0 thì S=1 và R=0 ==>Q=0-->CLEAR 7473
Vậy thì mạch đâu có đếm được ,phải hông .

cái này mình chỉ chép từ trong sách ra thôi .
Theo mình thì cần thay cổng NAND(Q1,Q3) bằng cổng AND(Q1,Q3) .