Mạch thu phát dị bộ vạn năng UART

Nhờ các bác giải thích cách chọn tần số cho các xung clock trong mạch này ạ
Tại sao xung đưa vào 74161 để điều khiển 74573 phải có độ trễ bằng 9.5 lần chu kì xung đưa vào 74166
Cảm ơn nhiều !



file proteus : UART.DSN

Nhờ các bác giải thích cách chọn tần số cho các xung clock trong mạch này ạ
Tại sao xung đưa vào 74161 để điều khiển 74573 phải có độ trễ bằng 9.5 lần chu kì xung đưa vào 74166
Cảm ơn nhiều !




file proteus : UART.DSN
Comment