Khi e chạy Design Rules Check thì hiện lỗi như hình vẽ!
Em nhìn thì đúng với mạch nguyên lý rồi.
Mạch nguyên lý!

Lỗi trên Orcad!
Em nhìn thì đúng với mạch nguyên lý rồi.
Mạch nguyên lý!

Lỗi trên Orcad!
