Tweet
Mạch đa hài đơn ổn dùng cổng logic (cụ thể là cổng NAND) có 1 vài vấn đề như thế này: mạch thiết kế bằng các cổng của IC họ CMOS (VD: 74HC00, 4011..).
Xin giới thiệu sơ qua về sơ đồ mạch gồm :
**phần 1 là công tắc chống dội.
**phần 2 là mạch phát hiện cạnh xuống, dùng tạo xung âm
**phần 3 mạch đa hài đơn ổn công nand
--Còn về vấn đề tính độ rộng xung tối đa được sinh ra từ mạch trên thì em chưa hiểu rõ lắm như thế nào, mấy huynh tư vấn giúp em với ?!!
Xin giới thiệu sơ qua về sơ đồ mạch gồm :
**phần 1 là công tắc chống dội.
**phần 2 là mạch phát hiện cạnh xuống, dùng tạo xung âm
**phần 3 mạch đa hài đơn ổn công nand
--Còn về vấn đề tính độ rộng xung tối đa được sinh ra từ mạch trên thì em chưa hiểu rõ lắm như thế nào, mấy huynh tư vấn giúp em với ?!!
Comment