Tweet
Bonjour,
Le Laboratoire des fondements des Systèmes Temps-Réel Embarqués
(LaSTRE) du CEA LIST propose cette année 5 sujets de thèses financées
dans ses thématiques de recherche :
- Formalisme pour la conception haut-niveau et détaillée de systèmes
de contrôle-commande critiques
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Ordonnancement Dynamique de Tâches Temps-Réel ayant des Contraintes
de Placement ou de Migration au sein des Architectures Multi-Cœurs
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Étude des compilateurs «backend» spécifiques pour les processeurs
dédiés des systèmes multiprocesseur sur puce (MPSoC)
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Étude des préchargements dynamiques dirigés par les données sur les
plateformes multiprocesseur sur puce (MPSoC)
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Worst Case Execution Time (WCET) - Analyse et prospectives liées aux
nouvelles architectures et technologies de processeurs
Lien bientôt disponible
Localisation : CEA LIST, Saclay (Essonne).
Les candidats doivent prendre contact avec nous avant le 9 Avril 2008.
Cordialement,
Christophe Aussaguès
--
CEA LIST
DTSI - SARC - LaSTRE
Bâtiment 451 - CEA/Saclay
91191 Gif Sur Yvette Cedex
Le Laboratoire des fondements des Systèmes Temps-Réel Embarqués
(LaSTRE) du CEA LIST propose cette année 5 sujets de thèses financées
dans ses thématiques de recherche :
- Formalisme pour la conception haut-niveau et détaillée de systèmes
de contrôle-commande critiques
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Ordonnancement Dynamique de Tâches Temps-Réel ayant des Contraintes
de Placement ou de Migration au sein des Architectures Multi-Cœurs
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Étude des compilateurs «backend» spécifiques pour les processeurs
dédiés des systèmes multiprocesseur sur puce (MPSoC)
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Étude des préchargements dynamiques dirigés par les données sur les
plateformes multiprocesseur sur puce (MPSoC)
Lien :
http://www-instn.cea.fr/Publication_...id_rubrique=70
- Worst Case Execution Time (WCET) - Analyse et prospectives liées aux
nouvelles architectures et technologies de processeurs
Lien bientôt disponible
Localisation : CEA LIST, Saclay (Essonne).
Les candidats doivent prendre contact avec nous avant le 9 Avril 2008.
Cordialement,
Christophe Aussaguès
--
CEA LIST
DTSI - SARC - LaSTRE
Bâtiment 451 - CEA/Saclay
91191 Gif Sur Yvette Cedex
