Analog IC design

[hithere123]

Mọi người cùng thảo luận về những vấn đề kỹ thuật gặp phải khi design analog IC nhé.
Hiện mình đang phải improve mạch band-gap mà phải hạn chế số lượng trim bit càng ít càng tốt(số lượng trim bit = 0 là tốt nhất). Process dùng là TSMC 0.35um BCD. Mục đích là để giảm thiểu giá thành khâu testing. Hiện mình chưa hề có ý tưởng gì, có ai có cách gì không? Cám ơn rất nhiều.

[hithere123]

Analog IC designer!!!

Mọi người trên này không hào hứng với những vấn đề thiết kế cụ thể nhỉ? Chuyển qua chủ đề tổng quan xung quanh analog IC vậy. Thông thường mọi người nghĩ thiết kế analog IC là một công việc challenging hơn là thiết kế digital IC. Nhưng hiện nay digital đã bắt đầu lấn sang một số lĩnh vực mà trước đây nó được coi là sân riêng của analog. Ví dụ như amplifier thì đã có class D hay ngay cả lĩnh vực Power IC thì hiện nay bắt đầu nghiên cứu dùng kỹ thuật số để điểu khiển Power MOS của Switching Power IC, có lẽ analog chỉ còn là thiết kế mạch driver mà thôi. Cách đây một vài năm thì ASIC vẫn chiếm ưu thế so với FPGA nhưng một vài năm tới FPGA sẽ chiếm thị phần cao hơn vì với công nghệ 65nm và 40nm thì kích thước và giá thành của chip sẽ thấp hơn ASIC sử dụng chủ yếu công nghệ 90nm và 130nm như hiện nay. Có lẽ câu chuyện sẽ gần giống với chiếc máy ảnh số ra đời cách đây hơn mười năm, khi đó mọi người nghĩ, máy ánh số sẽ không tồn tại được vì giá thành cao và chất lượng thấp hơn hẳn máy ảnh truyền thống nhưng thực tế hiện nay đã cho thấy máy ảnh số đã làm được gì. Không biết tương lai 10 năm nữa, analog IC design sẽ đi tới đâu? RF có còn là sân riêng của analog nữa không?

Một vài nhận định mang tính cá nhân, mọi người cùng thảo luận nhé. Hẹn mọi người bài tới sẽ là quy trình tổng quan thiết kế analog IC.

[hithere123]

Quy trình tổng quan thiết kế analog IC

Khác với thiết kế digital, analog thông thường thiết kế từ dưới lên, tức là sẽ đi từ thiết kế các mạch đơn giản nhất sau đó hình thành các cell, ghép các cell lại tạo thành mạch hoàn chỉnh của IC.

Đầu tiên là dùng một phần mềm vẽ mạch điện, đặt các linh kiện mosfet, bipolar, diode, tụ điện, điện trở, cuộn cảm (thông thường chỉ trong RF mới dùng đến cuộn cảm). Sau khi hoàn thành mạch điện thì sẽ dùng chức năng biên dịch mạch điện của phần mềm tạo ra một file text mô tả mạch điện gọi là netlist.

Tiếp đến là dùng phần mềm mô phỏng như SPICE, HSPICE, SMARTSPICE, . . . để mô phỏng mạch điện. Không giống như IC số chỉ là một dãy các trạng thái đúng sai ở đầu ra, IC tương tự yêu cầu phải mô phỏng phúc tạp hơn nên ở mức độ mạch điện đơn giản (vài chục linh kiện), thì mô phỏng ở tất cả các trường hợp process, điện áp, nhiệt độ là cần thiết để tìm ra worst-case. Một số mạch điện cơ bản là band-gap reference, bias current, Oscillator, UVLO, Comparator, OpAmp, Driver.

Sau khi hoàn thành thiết kế các cell cơ bản thì sẽ dùng phần mềm vẽ mạch điện tiến hành ghép các cell đó thành mạch điện hoàn chỉnh của IC rồi chạy netlist và mô phỏng. Ở bước này thì chỉ cần mô phỏng chức năng IC ở trường hợp typical. Ở mức độ này mạch điện đã có thể gồm hàng nghìn linh kiện nên việc mô phỏng IC kỹ như mô phỏng ở các mạch diện đơn giản là rât mất thời gian và đôi khi phần mềm không tìm được điểm hội tụ vì ma trận điểm hoạt động của một tập hợp lớn các linh kiện là rất lớn. Chính vì lý do này mà trong thiết kế IC tương tự yêu cầu mô phỏng kỹ ở các mạch đơn giản gần như là bắt buộc. Nếu mạch điện ở mức cơ sở có thể chạy tốt với tất cả các trường hợp thì khi ghép thành mạch điện tổng quát của IC cũng đảm bảo chạy được với các điều kiện mô phỏng đó.

Kết quả mô phỏng thấy tốt thì sẽ chuyển qua bộ phận layout để tiến hành layout, sau đó là chế tạo mask, fabrication, package, test . . . Đây là phần back-end sẽ không đề cập sâu.

Trong các công ty thiết kế thì tùy thuộc vào mức độ phức tạp của mỗi IC, người ta sẽ phân công một người hoặc hai ba người cùng làm một IC. Sau khi design xong mạch điện thì kỹ sư sẽ phải viết một tài liệu gọi là design review document trong đó mô tả chức năng của mạch điên, hình vẽ của mạch điện với các thông số vật lý về kích thước, kết quả mô phỏng, các trường hợp worst case. Ở mức độ IC thì sẽ tập hợp các document của từng mạch cơ sở lại và có thêm phần mô phỏng chức năng của IC ở điều kiện typical để chắc chắn rằng việc ghép nối các cell lại là không có nhầm lẫn. Sau đó sẽ tiến hành họp review với các bô phận có trách nhiệm, như design manager, senior engineer, application engineer, . . .những cuộc họp này khá mệt nhưng rất vui và các kỹ sư mới sẽ học được nhiều kỹ thuật thiết kế từ đây cũng như mạch điện sẽ được phân tích và được hiểu kỹ càng hơn.

Trên đây là hiều biết của mình về quy trình thiết kế một IC tương tự, tùy thuộc vào các công ty thì quy trình chi tiết sẽ có những điều chỉnh phù hợp nhưng tổng quan lại thì là giống nhau. Mọi người bổ xung thêm nhé. Hẹn bài tới sẽ nói về các linh kiện cơ bản trong thiết kế IC tương tự.

[Paddy]

Kết quả mô phỏng thấy tốt thì sẽ chuyển qua bộ phận layout để tiến hành layout, sau đó là chế tạo mask, fabrication, package, test . . . Đây là phần back-end sẽ không đề cập sâu.

Theo tôi biết thì giữa khâu fabrication và packaging thì còn có khâu test nữa. Tức là thử con IC trên wafer trước khi cắt rời ra từng die.
Nếu không pack mấy die hư vô thì rất là tốn kém.

[hithere123]

Đúng là sau khi wafer out có test wafer gọi là front-end testing. Test machine sẽ load wafer và chay chương trình test đã được lập trình sẵn để test từng die một và đánh dẫu những die sai hỏng để loại ra không package. Front-end testing cũng tốn tiền lắm làm cho giá IC cao rất khó cạnh tranh nên người ta sẽ tính toán xem là có cần thiết phải làm front-end test không, vi dụ như IC đã thiết kế ra không gặp lỗi và mass production nhiều thấy yield tương đối ốn định và cao rồi thì sẽ chỉ làm front-end test ngẫu nhiên để kiêm tra thôi và chủ yêu là back-end testing trừ khi IC có phần trimming thì front-end test là luôn cần thiết. Chính vì vậy bây giờ xu thế thiết kế mới là tạo những mạch trimless như trimless bias current, trimless oscillator, trimless bandgap, . . .

[Paddy]

Đúng là sau khi wafer out có test wafer gọi là front-end testing. Test machine sẽ load wafer và chay chương trình test đã được lập trình sẵn để test từng die một và đánh dẫu những die sai hỏng để loại ra không package. Front-end testing cũng tốn tiền lắm làm cho giá IC cao rất khó cạnh tranh nên người ta sẽ tính toán xem là có cần thiết phải làm front-end test không, vi dụ như IC đã thiết kế ra không gặp lỗi và mass production nhiều thấy yield tương đối ốn định và cao rồi thì sẽ chỉ làm front-end test ngẫu nhiên để kiêm tra thôi và chủ yêu là back-end testing trừ khi IC có phần trimming thì front-end test là luôn cần thiết. Chính vì vậy bây giờ xu thế thiết kế mới là tạo những mạch trimless như trimless bias current, trimless oscillator, trimless bandgap, . . .

Trong kỹ nghệ tớ thấy người ta dùng chữ probe/wafer sort thay vì front end testing.

Tớ không nghĩ là tốn kém hơn vì nếu pack die hư rồi còn qua burn-in rồi test thì còn hao địa hơn là test trên wafer. Ngay cả những sản phẩm mà có yield trên 90% vẫn phải đi qua khâu wafer sort.

Còn lối bác nói là pack rồi test thì thường là làm để đốt giai đoạn vì khách hàng đang chờ. Lối này ít ai chịu làm lắm và thường kêu là "blind build".

Còn về trim thì vẫn còn dùng nhiều (dĩ nhiên là tùy thuộc vào loại IC). Laser trim ngày xưa máy to bằng cái xe hơi, giải nhiệt bằng nước, bây giờ chỉ nhỏ bằng nửa cái tủ lạnh thôi mà không cần dẫn nước giải nhiệt gì hết trọi.

[hithere123]

Các phần tử cơ bản trong công nghệ CMOS

Các phần tử cơ bản trong công nghệ CMOS bao gồm các phần tử tích cực như MOSFET, BJT, DIODE và hai phần tử thụ động chính là tụ điện và điện trở. Cấu tạo và nguyên tắc hoạt động đã được đề cập rất chi tiết trong các sách chuyên ngành, ở đây mình thảo luận thiên về hướng sử dụng chúng như thế nào.

Trong analog design có rất nhiều thông số công nghệ người kỹ sư phải quan tâm nên nếu có thể kiểm soát được càng nhiều các thông số công nghệ thì càng tốt hay nói cách khác là làm sao để performace của mạch chỉ phụ thuộc vào những đại lượng mình có thể dự đoán trước được là tốt nhất.
Ví dụ:

Trong CMOS, gm là thông số phụ thuộc công nghệ nên nếu design mạch cần hệ số khuyếch đại chính xác thì thông thường sẽ làm sao để triệt tiều gm và thay vào đó là làm cho hệ số khuyếch đại phụ thuộc vào điện trở.

Nếu dùng BJT để thiết kế điện áp tham chiếu dựa trên VBE thì ta chú ý tới sự thay đổi của VBE theo nhiệt độ = -2mV/oC, vì vậy muốn thiết kế điện áp tham chiếu có độ chính xác cao thi dùng mạch band-gap cùng với mạch trimming. (~0,5%)

Dùng MOSFET làm tụ có thế thu được giá trị lơn hơn dùng tụ poly-poly với cùng diện tích nhưng sai số của tụ MOSFET sẽ cao hơn tụ poly-poly.

Điện trở polysilicon thông thường có sai số ít hơn điện trở giếng.

Mọi người cùng thảo luận về vấn đề này nhé! Bài tiếp theo sẽ đề cập đến nội dung phân tích và thiết kế IC tương tự.

[hithere123]

Nội dung cơ bản về phân tích và thiết kế IC tương tự

Phân tích và thiết kế là hai quá trình ngược nhạu, phân tích bắt đầu bằng một mạch điện có sẵn và dựa trên lý thuyết về mô hình hóa các linh kiện, mô hình hóa các mạng hai cửa, nguyên lý hối tiếp âm và đáp ứng tần số để tìm ra các thông số của mạch điện trong khi thiết kế thì ngược lại từ một bộ các thông số sẽ tìm ra mạch điện tối ưu nhất. Thông thường bài toán phân tích sẽ có cùng một đáp án cho đầu ra trong khi bài toán thiết kế cho ra nhiều đáp án ở đầu ra.

Một số khái niệm thường được đề cập trong thiết kế mạch tương tự CMOS

[1] Mô hình linh kiên MOS: mô hình tín hiệu lớn, mô hình tín hiệu nhỏ, kỹ thuật fabrication
[2] Mạch tương tự cơ bản: các tầng khuyếch đại (single or two transitor amplifier), gương dòng điện, nguồn dòng điện, . . .
[3] Nhiễu trong CMOS: các loại nhiễu, nguồn nhiễu, mô hình nhiễu . . .
[4] Op-Amp/Comparator: một tầng hoặc hai tầng, khuyếch đại vi sai, hồi tiếp, dải tín hiệu vào, dải tín hiệu đầu ra, offset, đáp ứng tần số và kỹ thuật bù pha. . .
[5] Filters: switched capacitor filters, transconductors, sample and holds,
[6] DAC/ADC: Flash and Interpolating, Pipeline, Successive Approximation, Sigma-Delta

Để bắt đầu với việc thiết kế một mạch điện, thông thường sẽ bắt đầu bằng việc phân tích các topologies sẵn có, sau đó là thay đổi mạch với những giải pháp mới, sau đó dùng máy tính mô phỏng và cuối cùng là test mạch thật.

Bài tới sẽ đề cập sâu đến một số kỹ thuật cơ bản dùng trong thiết kế IC tương tự với công nghệ CMOS.

[hithere123]

MOSFET Matching trong thiết kế IC tương tự

Matching là một khái niệm rộng và hay được nhắc đến trong thiết kế IC vì vậy phạm vi bài thảo luận chỉ đề cập tới khía cạnh thiết kế hình học cho linh kiện trong mạch gương dòng điện.
Thông thường mạch gương dòng điện được "bias" bằng một dòng điện tham chiếu chuẩn do vậy dòng điện ở đầu ra phụ thuộc vào điện áp Vov=Vgs-Vt. Vì Vt thay đổi ít khi diện tích linh kiện thay đổi, do vậy trong gương dòng điện được "bias" bằng dòng điện chuẩn thì yếu tố diện tích ít tác động tới mismatch của dòng Id. Yếu tố tác động chính ở đây là Vov.
nMOS có hệ số mobility lớn hơn pMOS do vậy để có cùng một dòng điện Id thì pMOS cần Vov lớn hơn nMOS kết quả là dùng pMOS sẽ cải thiện được vấn đề mismatch và matching dòng điện phụ thuộc vào matching L hơn là W.
Tuy nhiên với linh kiện có W lớn và L nhỏ thì ta dùng kỹ thuật phân chia nhỏ W và mắc các linh kiện song song với nhau. Làm như vậy vì mỗi linh kiện nhỏ sẽ chỉ tác động một phần nhỏ tới Id. Nhưng điều này là không có ý nghĩa nhiều khi gương dòng điện có tỷ lệ khác 1 vì matching của tỷ lệ 1:n là khác matching của tỷ lệ n:1.
Mọi người cùng thảo luận thêm, vì gương dòng điện là một mạch điện rất cơ bản trong thiết kế IC tương tự.

Bài tới sẽ giải thích offset của mạch khuyếch đại vi sai lớn hơn khi chuyển từ bipolar sang CMOS.

[hithere123]

So sánh offset đầu vào của khuyếch đại vi sai sử dụng bipolar và MOSFET

Khuyếch đại vi sai hoạt động dựa trên sự cần bằng của hai thành phần đầu vào, bất cứ một sai khác điện áp đầu vào deltaVin nào cũng sẽ gây ra một sai khác dòng điện đầu ra deltaIout. Vì vậy điện áp offset là một thông số quan trọng của mạch. Yếu tố matching của hai thành phần cân bằng đầu vào ảnh hưởng chủ yếu đến thông số offset của mạch. Giả sử các yếu tố biến đổi hình học, nhiệt độ sinh ra trong quá trình chế tạo wafer của bipolar và MOSFET là như nhau ta vẫn có sự khác biệt lớn về thông số offset đầu vào của khuyếch đại vi sai sử dụng bipolar và MOSFET do đặc tính điện của hai linh kiện.
Ta có: gm=ΔIout/ΔVin
Với Bipolar: gm=qIout/kT do đó ΔVin=(kT/q)*(ΔIout/Iout).
Với MOSFET: gm/Iout = 2/(VG-VT)do đó ΔVin=(VG-VT)/2)*(ΔI/I)
Ta biết(VG – VT)/2 >> kT/q nên điện áp offset đầu vào của mạch khuyếch đại vi sai sử dụng bipolar nhỏ hơn so với sử dụng MOSFET.

[thaohoa]

giả sử mình muốn xây dựng lại con 7805 với :
+ Vin = 9 to 15
+ Vout = 5 +- 0,1 V
+ Iout = 1 --> 20 mA
thì các bước phân tích là như thế nào để đưa ra được mạch nguyên lí.Giả sử mình dùng Mos anh à.
Em mới tìm hiểu về IC analog design.Mong anh giúp đỡ.

[hithere123]

Thiết kế 7805 dùng công nghệ CMOS

Theo datasheet của hãng Fairchild (năm 2001), IC 7805 là positive voltage regulator; điện áp đầu vào từ 7V-tới-25V (điện áp đầu vào max có thế lên tới 35V); điện áp ra là 5V +/- 25mV với dòng ra Iout = 5mA-tới-1A; sử dụng công nghệ bipolar.

Để bắt đầu xây dựng lại 7805 bạn nên bắt đầu với sơ đồ nguyên lý cơ bẳn của mạch voltage regulator (ổn áp) (có thể tham khảo sơ đồ nguyên lý trong datasheet).

Yêu cầu bài toán là chuyển sang dùng công nghệ MOS với dải điện áp đầu vào từ 9V-tới-15V và dòng ra từ 1mA-tới-20mA và độ chính xác điện áp ra là +/- 100mV.

+ Bạn có thể bắt tay thiết kế kích thước cho Power MOSFET: khi chuyển sang công nghệ MOS thì bạn cần chú ý tới khả năng chịu đựng điện áp tối đa của MOSFET, để có thể chịu dược điện áp từ 9V-tới-15V thông thường cần high voltage MOSFET. Vì dòng điện ra bạn chỉ yêu cầu tới 20mA do vậy kích thước Power MOSFET chỉ cần chọn đủ lớn để cung cấp dòng ra tối đa khoảng 40mA và điện áp giữa đầu ra và đầu vào (VDS) nhỏ hơn 9V-5V=4V. Bạn có thể dùng một mạch test cho VGS để Power MOSFET hoạt động ở chế độ bão hòa (saturation) và kéo dòng ra 40mA sau đó điều chỉnh kích thước của MOS sao cho có VDS nhỏ hơn 4V.

+ Tiếp theo bạn cần thiết kế khôi quan trọng nhất là khối khuyếch đại vi sai (error-amplifier): Thông số chính bạn cần tính toán là hệ số khuyếch đại của mạch này để đảm bảo với thay đổi điện áp vào từ 9V-tới-15V và thay đổi dòng ra từ 1mA-tới-20mA thì điện áp ra chỉ thay đổi trong khoảng +/-100mV.

Bạn có thể dùng công thức gần dúng line regulation ~1/(A*f) để tính hệ số khuyếch đại. Trong đó A là hệ số khuyếch đại của mạch khuyếch đại vi sai, f là tỷ lệ điện trở hồi tiếp (feedback)

Giả sử điện áp chuẩn bạn có là 2.5V --> f=0.5 để có đầu ra là 5V.
Điện áp ra thay đổi 100mV trong dải điện áp vào từ 9V-tới-15V --> line regulation = 100mV/(15V-9V) ~ 0.0167. Vậy hệ số khuyếch đại của mạch vi sai bạn cần thiết kế là 1/(0.0167*0.5) ~ 120 (~42dB). Với kết quả này bạn hoàn toàn có thể chọn một sơ đồ khuyếch đại vi sai đơn giản. Với hệ số khuyếch đại thấp thì vấn đề ổn phù pha để ổn định cho mạch hồi tiếp âm không phải là một vấn đề kỹ thuật hóc búa nữa.

+ Còn một khối chín nữa là khối tạo ra điện áp chuẩn và dòng chuẩn để cung cấp cho khối khuyếch đại vi sai hoạt động. Trong công nghệ chế tạo MOSFET thông thường bạn có thể dùng lateral bipolar đê thiết kế mạch tạo điện áp chuẩn dùng mạch band-gap. Tuy nhiên bạn sẽ không thể thiết kế một mạch mạch tạo điện áp chuẩn với sai số là 0 vì vậy bạn nên công sai số của mạch điện áp chuẩn để tính toán hệ số khuyếch đại của mạch vi sai để đảm bảo sai số đầu ra vẫn trong khoảng +/-100mV.

+ Ngoài ra còn một số khối phụ có nhiệm vụ bảo vệ IC cho các trường hợp như quá dòng, quá nhiệt, quá áp và dưới ngưỡng điện áp vào, . . .

Các bước trên có thể gọi là bước thiết kế nháp (concept design). Sau khi hoàn thành bước này bạn hoàn toàn có được một bản yêu cầu thiết kế cụ thể cho IC của mình (sơ đồ khối chi tiết, topology và thông số cụ thể cho từng khối). Nếu bạn giỏi matlab, bạn có thể mô hình hóa các khối với chi tiết đầu ra và đầu vào như trên để mô phỏng kiểm tra bước concept design của bạn đã đạt yêu cầu chưa.

Bước concept design nếu được làm tốt thì lập kế hoach chi tiết cho việc thiết kế cụ thể từng khối cho IC là hoàn toàn khả thi.

Chúc bạn thành công!

[hithere123]

Tổng quan thiết kế MOS OP AMP

Dưới đây là link tài liệu: MOS Operational Amplifier Design - A Tutorial Overview, được trích từ IEEE Journal of Solid-State Circuits, VOL.SC-17, No.6; pp.969-982, December 1982.

http://www.elab.ntua.gr/analogVLSIcircuits/opamp.pdf

Đây là một tài liệu rất cơ bản cho những người mới bắt đầu với analog IC design. Những công thức, phân tích cho các thông số thiết kế cơ bản của một OP AMP cũng như những topology cơ bản được đề cập rất chi tiết. Tài liệu được viết bởi hai tác giả nổi tiếng PAUL R.GRAY và ROBERT G.MEYERL.

Bài tới sẽ phân tích một số ví dụ về file .sp dùng cho SPICE để mô phỏng mạch OP AMP này.

[thaohoa]

Anh ơi.Anh có tài liệu gì về power IC design ko.Cho em tham khảo duoc khong anh.
Cám ơn anh rất nhiều.Nếu có a gửi về mail em nha :hcthao.dt5@gmail.

[hithere123]

Dưới đây là link tập hợp các bài viết trong seminar về power IC design của TI từ năm 1983 đến nay. Bạn có thể tìm thấy rất nhiều bài viết có giá trị về power IC design từ những khái niệm cơ bản cho đến các vấn đề kỹ thuật đang "hot" hiện nay về lĩnh vực power IC design:
Seminar từ năm 1983-1994: http://www.smps.us/Unitrode2.html
Seminar từ năm 1994-2007: http://www.smps.us/Unitrode.html
Ngoài ra, hiện nay ở trên mạng cũng có nhiều sách về Switching Mode Power Supply. Bạn có thể search để tham khảo thêm.
Chúc bạn thành công!