Analog IC design

[ngoclinh87]

hiện tại bác làm bên thiết kế hay kiểm thử vậy ,mà bác làm cho công ty nào vậy ,bác có thể bật bí công nghệ 28nm này của hãng nào không

[haitruyen315]

Hi bác Rommel.de,

Cảm ơn bác vì thư viện TSMC25RF nhé. Em cũng đang cần thư viện này.
Cho em hỏi là trong thư viện TSMC25RF có phần tử nào chịu được High Voltage không bác nhỉ ( vì em check thì hình như không có )?

Trân trọng,.

[Rommel.de]

Chào bạn Truyền,

Nói thật với bạn là cái thư viện này tớ lâu lâu lắm rồi không sờ tới. Tớ bây giờ cũng chẳng còn nhớ nổi là nó có mấy lớp kim loại nữa. Nhưng mà tớ có lại file Readme của nó thì bọn này toàn là transistor điện áp cao mà. Tớ copy ra đây cho bạn xem.

nmos2v : 2.5 volt nominal VT NMOS transistor
nmos2vdnw : 2.5 volt nominal VT NMOS transistor with deep nwell
nmos3v : 3.3 volt nominal VT NMOS transistor
nmos3vdnw : 3.3 volt nominal VT NMOS transistor with deep nwell
nmosesd3v : 3.3 volt ESD NMOS transistor
nmosmvt2v : 2.5 volt medium Vt NMOS transistor
nmosnvt2v : 2.5 volt native NMOS transistor
nmosnvt3v : 3.3V native VT NMOS transistor
nmoszvt2v : 2.5 volt zero VT NMOS transistor
pmos2v : 2.5 volt nominal VT PMOS transistor
pmos3v : 3.3V nominal VT PMOS transistor
pmosmvt2v : 2.5 volt medium Vt PMOS transistor
pmoszvt2v : 2.5 volt zero VT PMOS transistor
rfnmos2v10w : 2.5 volt RF NMOS transistor with w=10um
rfnmos2v5w : 2.5 volt RF NMOS transistor with w=5um
rfnmos3v10w : 3.3 volt RF NMOS transistor with w=10um
rfnmos3v5w : 3.3 volt RF NMOS transistor with w=5um
rfpmos2v10w : 2.5 volt RF PMOS transistor with w=10um
rfpmos2v5w : 2.5 volt RF PMOS transistor with w=5um
rfpmos3v10w : 3.3 volt RF PMOS transistor with w=10um
rfpmos3v5w : 3.3 volt RF PMOS transistor with w=5um
rftwnmos2v10w : 2.5 volt RF NMOS triple well transistor with w=10um

Với loại này bạn thiết kế mạch cứ dùng loại điện áp thấp 2.5V vì hiệu suất nó cao hơn, còn IO nếu bạn muốn dùng điện áp cao thì dùng loại 3.3V, và kèm theo level shifter ở giữa. Với tớ thì điện áp như vậy là quá cao rồi còn gì. Bọn tớ chỉ dùng điện áp lõi có 1.2V là cao nhất còn IO cũng cao nhất là 2.7V.

[haitruyen315]

Cái này thì em biết qua rồi bác ah, muốn hỏi lại bác cho chắc thôi
Vì em đang dự định thiết kế một mạch cần hoạt động điện áp 20-40V dùng MOS HV ( Giống LDMOS ở trong TSMC 0.35um ấy). Cái này thì chắc là em phải dùng 0.35um rồi. Dù sao cũng cảm ơn bác.
Có gì thắc mắc em xin chỉ giáo của bác sau nhé!

Trân trọng,.

[haitruyen315]

Hi bác Rommel.de

Cho em hỏi bác về Calibre và thư viện TSMC cái:
1. Trong TSMC, trong phần layout chuẩn sao không có body cho MOS bác nhỉ? (trong khi ở schematic vẫn có)
2. Em tạo mạch INV đơn giản với nmos3v và pmos3v, sau đo layout và chạy DRC dùng file rule là CL025G+025MMV3.drc thì bị báo lỗi :
a. M1.R.1 { @ Min M1 area coverage < 30%
DENSITY M1x < 0.3 PRINT M1_DENSITY.log
}
( từ metal 1 đến metal 5 đều bị lỗi này)
b. Lỗi Latch-up

LAT.3P { @ N-well pickup OD to PMOS space > 20um
NWELLi_US = SIZE NWELLi BY - 0.105 // 0.15/1.415 = 0.105
// 20/1.415 = 14.134, (0.6 + 2 * 0.105)/1.415 = 0.572
NTAP_OS = SIZE NTAP BY 14.134 INSIDE OF NWELLi_US STEP 0.572 TRUNCATE 0.572
PASD_FAR = PASD NOT NTAP_OS
PASD_FAR_FILTER = SIZE PASD_FAR BY 20
NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
// doing an more accurate sizing
NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.10
NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION
NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER
NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION
NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER
// 20-0.10 = 19.9
NTAP_HEX_OS = SIZE NTAP_HEX BY 19.9 INSIDE OF NWELLi_US STEP 0.572 TRUNCATE 0.572
PASD_FAR NOT NTAP_HEX_OS
}

Em chưa hiểu được tại sao lại lỗi Latch-up ở đâu vì sao, highlight sang Virtusoso rồi vẫn chưa hiểu nguyên nhân bác ah?

Trân trọng,.

[Rommel.de]

Chào bạn Truyền,

Kể ra giúp bạn sửa lỗi qua forum thế này thì hơi khó. Tớ sẽ cố gắng. Nếu có thể lần sau bạn đưa thêm cả ảnh chụp màn hình bạn thiết kế để tớ xem thì sẽ dễ hơn.

1. Lỗi density là một lỗi khá thông dụng với công nghệ mới. Tớ giải thích sơ qua một chút để bạn hiểu. Độ dãn nở của kim loại và lớp cách điện ví dụ Si02 là khác rất xa nhau thậm chí là hơn nhau khoảng 10 lần. Khi chip làm việc nhiệt độ sẽ thay đổi và sự dãn nở khác nhau này làm cho các lớp bị trượt đi và bong ra. Để tránh điều đó thì người ta phải cố gắng làm các lớp cũng như các phần trên chip có độ dãn nở vì nhiệt tương đối đồng đều. Chính vì thế mà bạn không được thiết kế ở một chỗ nào đó có quá nhiều cũng như quá ít kim loại. Khi bạn gặp lỗi này bạn cứ bỏ qua vì về sau ta còn tiếp tục vẽ các kết nối khác cho toàn mạch. Sau khi thiết kế xong chip, nếu cần bạn có thể thêm các dummy là nhưng phần kim loại hình vuông và những khoảng còn thiếu. Các dummy này có thể để floating không cần kết nối vào đâu cả.

2. Lỗi Latch-up. Khi bạn vẽ mạch trong schematic thì bao giờ cũng có bulk của transistor rồi. Nhưng khi làm layout nếu bạn lấy transistor trong thư viện ra sẽ không có bulk vì người ta thường có thể sử dụng một bulk cho nhiều transistor khác nhau để làm giảm diện tích. Tớ đoán bạn bị lỗi này vì đã không thêm bulk cho transistor. Với PMOS bạn add thêm một contact Nwell-metal1, rồi đặt vào trong nwell của pmos; với NMOS bạn add một contact Pplus-metal1, rồi đặt sát vào nmos. Đó chính là bulk của transistor. Nếu tớ không nhầm thì rule này là khoảng cách từ drain hoặc source của transistor đến bulk phải nhỏ hơn 20um. Bạn thử lại nếu vẫn lỗi thì nói tớ.

Nhân tiện cho tớ hỏi có phải bạn làm ở chỗ anh Arix không? Tớ nghe bạn Hithere123 nói bên đó cao thủ như mây mà...

[haitruyen315]

Hi bác Rommel.de,

Cảm ơn hồi âm của bác!
Nhân tiện bác có kinh nghiệm, thủ thuật nào về Verification thì chỉ giáo cho anh em với. Trước đây em chỉ check Layout, chưa tự Layout bao giờ cả nên kinh nghiệm rất ít. Cao thủ ở nơi em thì nhiều lắm nhưng muốn thỉnh giáo các cao thủ, trước hết những kiến thức cơ bản em phải nắm vững đã thì mới có hiệu quả bác ah

Trân trọng,.

[Rommel.de]

Chào bạn Truyền,

Nói thật với bạn là tớ chẳng có chiêu gì làm layout cũng như verification cho layout cả. Mà thật ra tớ cũng không làm về layout chỉ là làm việc thì biết thôi. Tớ từng xuống phòng layout xem mọi người ở đó làm, phải nói bọn họ làm nhanh kinh khủng. Theo tớ nghĩ layout là một công việc tương đối đơn giản, sinh viên tốt nghiệp đại học đã có thể nhận vào làm việc, nhưng đây là một công việc rất mất thời gian và công sức. Nhân viên ở bên nhóm layout chỗ tớ chẳng qua là có nhiều kinh nghiệm (làm nhiều thì quen) chứ không có gì hết cả. Layout có một số technique nhất là cho thiết kế mạch tương tự (thiết kế mạch số cũng có vài technique nhưng đơn giản hơn) tớ nghĩ bạn có thể tìm thấy trong một số sách. Nói chung bạn cứ làm một thời gian là quen, chẳng có gì khó cả.

Về việc tại sao người làm layout lại làm nhanh quá như vậy tớ nghĩ là bọn họ sử dụng công cụ rất thành thạo. Hiện nay IC614, IC615 có nhiều tính năng nâng cao, như tự động tạo ra các cell, tự động routing... và bọn họ sử dụng bindkey rất thành thạo. Bọn họ cắt bỏ các đường nối, kéo dãn, copy... rất rất nhanh.

Tớ nghĩ cách tốt nhất để học làm layout là bạn học trực tiếp với người làm về layout. Tớ thấy trên mạng có một quyển sách nếu muốn bạn có thể tham khảo.

http://ebookee.org/CMOS-IC-Layout-Co...t-_793185.html

[hithere123]

Chào bạn Hithere123,

Hình như tớ làm loãng topic DFT của bạn hơi nhiều. Xin mời bạn tiếp tục giới thiệu với mọi người. Tớ có một ý như thế này không biết bạn nghĩ sao. Nếu như tớ với bạn mà nói về lý thuyết thiết kế mạch analog hay số thì cũng vẫn còn kém xa mấy quyển sách trên mạng. Điểm thiếu sót ở những quyển sách thường là thiếu đi những mạch thực tế. Nếu bạn không ngại tớ nghĩ trong mỗi vấn đề trình bày, bạn hãy giới thiệu về lý thuyết trước để mọi người hiểu, rồi đưa ra những mạch cụ thể để mọi người cùng học tập. Sau đó bạn hãy giới thiệu những chiêu đặc biệt của dân thiết kế ví dụ như sau khi thiết kế một mạch khuyếch đại xong nhưng cần phải giảm offset hay tăng độ tuyến tính thì cần phải làm thế nào... Cuối cùng bạn hãy để mọi người hỏi và trả lời. Tớ nghĩ như vậy sẽ hay hơn là chỉ giới thiệu lý thuyết.

Chào bạn Rommel.de,
Quả thực khi đóng góp những bài viết trên trang này, mình không hề có ý định viết lý thuyết theo kiểu dịch từ một quyển sách nào đó ra. Tất cả những cái mình viết đều dựa trên trí nhớ về những thứ mình đã từng làm qua. Có chăng nó "lý thuyết" bởi cách viết của mình chưa thật rõ ràng. Mình chỉ có mong muốn là từ những ý mình nói tới ở đây, các bạn có mong muồn tìm hiểu về lĩnh vực này sẽ có ít nhất một hướng nhìn để tham khảo, để không còn cảm giác "ngây thơ" như mình ngày trước khi mới bắt đầu làm về lĩnh vực này.

Trong thời gian vừa qua, mình cũng đã cố gắng để đưa những thông tin kiểu

giới thiệu những chiêu đặc biệt của dân thiết kế ví dụ như sau khi thiết kế một mạch khuyếch đại xong nhưng cần phải giảm offset hay tăng độ tuyến tính thì cần phải làm thế nào...

Nếu bạn đọc những trang đầu mình viết, mình đã viết theo hướng này, đã giới thiệu những đặc điểm cân quan tâm với từng dạng mạch cụ thể. Tuy nhiên, sau đó mình nhận thấy giới thiệu chuyên về kỹ thuật như thế có lẽ là không phù hợp vì tại thời điểm đó mình nhận được rất ít sự hồi âm. Mình nghĩ sau này nếu có bạn nào đó muốn trao đổi thêm mình sẽ trao đổi trên diễn đàn luôn. Bởi nếu mình cứ đưa lên những thứ mà mọi người không cần thì thật là vô ích. Do đó, mình chỉ đưa lên những bài viết mang tính tổng kết kiểu như giới thiệu về layout hay DFT, giúp mọi người có cái nhìn rộng hơn về công việc thiết kế IC mà thôi.

Rất vui là ngày càng có nhiều bạn quan tâm tới lĩnh vực này, và thông qua diễn đàn có thể thấy, kỹ sư Việt Nam làm về lĩnh vực này cũng nhiều đấy chứ.

Một vài dòng trao đổi thêm.
Thân mến!

[hithere123]

Chào bạn ngoclinh_xl,

Mình có thể trả lời bạn một số ý như sau:

nếu nói công nghệ 90nm thì hiểu như thế nào? có phải là các linh kiện khi vẽ lay out thì có chiều dài lớn nhất là 90nm?

Công nghệ 90nm bạn có thể tạm hiểu là kỹ thuật cho phép tạo ra phần tử mosfet có chiều dài kênh nhỏ nhất là 90nm. Giới thiệu với bạn trang này: http://www.itrs.net/Links/2010ITRS/Home2010.htm để bạn biết kỹ thuật hiện nay đang đứng ở đâu. Rất tiếc trang này viết bằng ngôn ngữ tiếng Anh.

Giả sử Đã vẽ sơ đồ mạch(schematic) của mạch tạo điện áp chuẩn( cái này gọi là bandgap voltage reference thì phải) Vref. Công thức tính Vref cũng có sẵn. thì sau khi tính các giá trị linh kiện và chạy mô phỏng thấy ổn rồi em chuyển qua vẽ layout. Vậy khi chuyển qua vẽ layout thì em phải vẽ lại cấu trúc các linh kiện trên luôn hay sao?

Đúng, em phải vẽ lại cấu trúc các linh kiện trong mạch nếu chưa có tạo ra một thư viện chuẩn các linh kiện đấy. Nếu có ai tạo layout các linh kiện chuẩn đó rồi thì em chỉ cần gọi ra và thay đổi các kích thước về chiều dài và chiều rộng là được.

để vẽ các cấu trúc trên em phải dùng các lớp vật liệu gì( xin các bác hướng dẫn cụ thể phần này), làm sao để biết lớp vật iệu này nằm trên hay dưới lớp kia được?
các lớp vật liệu cấu tạo như thế nào, làm sao biết được giá trị điện trở của nó và các thông số liên quan? giả sử sơ đồ mạch trên có con MOS chẳng hạn thì phần thư viện đã có sẵn không?(giả sử đã có sẵn thì bết nó bao nhiêu nm đây?) phần layout có thể tự động vẽ một phần nào của sơ đồ mạch đã có không? khi đi dây trong layout nối các linh kiện ta chúc ý các vấn đề gì? làm sao để chọn lớp vật liệu phù hợp khi vẽ layout cho 1 con linh kiện?

Anh nghĩ là em chưa học qua môn vi điện tử. Nếu em học qua môn này rồi thì em sẽ hiểu một phần tử như MOSFET, điện trở, tụ điện được cấu tạo như thế nào, sẽ biết cách tính các giá trị về mặt điện dựa trên thông số hình học của linh kiện và tính chất vật lý của vật liệu. Sau đó em sẽ được học các kỹ thuật để chế tạo các lớp vật liệu "đè" lên nhau trên miếng wafer sẽ như thế nào. Có được những kiến thức trên thì khi em đọc tài liệu về hướng dẫn layout sẽ hình dung ra các layer cũng như các quy định về thứ tự các lớp vật liệu được sử dụng.

Theo anh, nếu em muốn tìm hiểu vấn đề này em nên đọc tài liệu bằng tiếng việt về vi điện tử trước sau đó đọc tiếp các tài liệu hướng dẫn bằng tiếng Anh. Sau khi em hiểu tổng quan rồi thì em sẽ biết vẽ layout như thế nào thông qua bản hướng dẫn sử dụng phần mềm mà em đang sử dụng.

Hy vọng những thông tin trên sẽ giúp em được phần nào.
Chúc em thanh công!
Thân mến.

[ngoclinh_xl]

cảm ơn sự hồi âm của bác hithere! rất nhiều. câu trả lời của bác cho em cách nhìn khái quát về analog design IC. Em cũng đã đọc một số tài liệu của bác post ở những trang trước. tui mất nhiều thời gian để dịch nhưng những tài liệu đó viết rất dễ hiểu và rất quí. .
Tện đây em cũng muốn xin bác chỉ dẫn cho em cách tạo một nguồn dòng với công nghệ 90nm. Em có đọc tài liệu "CMOS analog circuit design-P.E.Allen-2006". Ở chương 4(gửi bác link dow: http://hotfile.com/dl/118504053/b1d9...1_06).pdf.html ) có lý thuyết tạo nguồn dòng dùng MOSFET. Hình dưới là nguồn dòng 22uA do em tạo. Nhưng dòng nó lại thay đổi khi em thay đổi trị số R23, em định tạo nguồn dòng để nạp cho tụ(được thay thế bởi điện trở R23 để thử nghiệm) để tạo áp tăng giảm tuyến tính. Bác có thể định lượng lại các số liệu cho mạch của em được không? hoặc bác có cách tạo nguồn dòng nào chỉ cho em dc không? em muốn nạp áp cho tụ tăng tuyến tính lên đến Vc=1.75V, với dòng 22uA, áp VDD=3-3.6V, tụ C 1 đầu nối đất.
Trân trọng mong hồi âm của bác.

[Rommel.de]

Bạn Ngoclinh_xl,

Mạch của bạn dùng nhiều điện trở như thế kia thì làm sao mà chính xác được. Điện trở bên trong vi mạch có sai số ít nhất là 10% và thay đổi tương đối nhiều theo nhiệt độ, nên thường chỉ được dùng với mục đích chia áp khi dùng nhiều điện trở với cùng một giá trị (giá trị tuyệt đối của giá trị không quan trọng). Trong trường hợp thật sự cần giá trị tuyệt đối thì cần kết hợp thêm mạch digital calibration. Mạch này sẽ đóng hoặc ngắt các switch để thay đổi giá trị tuyệt đối của điện trở về đến điểm làm việc tối ưu. Nhưng đây cũng là trường hợp bất đắc dĩ không có cách khác. Tạo nguồn dòng tốt nhất là bạn dùng mạch Band-gap voltage. Đây là mạch ổn định nhất không thay đổi theo nhiệt độ và điện áp nguồn. Kết hợp thêm phần calibration nữa thì không còn gì để nói. Mà sao bạn thiết kế transistor mà L lại lớn hơn W quá nhiều vậy. W phải lớn hơn L thì transistor mới có tính khuyếch đại cao chứ. Đơn giản thì cứ chọn L=1um để tránh short channel effect.

[hithere123]

Chào bạn ngoclink_xl,

Mình có thể trả lời bạn một số ý thế này:

Hình dưới là nguồn dòng 22uA do em tạo. Nhưng dòng nó lại thay đổi khi em thay đổi trị số R23

Mình không rõ bạn tính toán giá trị các MOSFET của mạch này như thế nào nhưng hiện tượng mà bạn mô tả ở trên là do bạn tính toán điểm dc cho mạch chưa chuẩn. Do đó mạch đã không hoạt động ở chế độ gương dòng. (dòng tạo ra từ nhánh R19 đã không gương sang nhánh R23, có thể MOSFET M115 và M17 hoạt động ở chế độ tuyến tính)

Bác có thể định lượng lại các số liệu cho mạch của em được không?

Bạn thử đảo giá trị W/L của MOSFET M17 và M15 rồi mô phỏng lại với R23 thay đổi xem thế nào. (L=1.6/W=32).

hoặc bác có cách tạo nguồn dòng nào chỉ cho em dc không? em muốn nạp áp cho tụ tăng tuyến tính lên đến Vc=1.75V, với dòng 22uA, áp VDD=3-3.6V, tụ C 1 đầu nối đất.

Nếu công nghệ bạn đang dùng có linh kiện bipolar thì bạn có thể thiết kế theo kiểu "thermal voltage referenced self-bias circuit". Dưới đây là hai link mình Gúc theo từ khóa trên, bạn tham khảo thử nhé.
http://www.cse.psu.edu/~kyusun/class...S05BiasCkt.pdf
http://www.hpc.msstate.edu/mpl/educa...99/pp65-68.pdf

Còn nếu công nghệ không có bipolar thì mạch của bạn cũng có thể dùng được rồi (tính toán lại giá trị MOSFET), tuy nhiên nguồn dòng của bạn sẽ không chính xác là 22uA với mô phỏng theo sự thay đổi của nhiệt độ và công nghệ.

Chúc bạn thành công!
Thân mến.

P/S: Mạch của bạn còn có thêm một nhược điểm nữa, đó là dòng điện tạo ra phụ thuộc tuyến tính vào điện áp cung cấp, điều này không thực sự tốt lắm. Nhưng nếu điện áp cung cấp của bạn tương đối ổn định thì nó cũng không thành vấn đề. Cách để giải quyết vấn đề này là tạo mạch self-bias, tuy nhiên nhược điểm của mạch self-bias là cần thêm mạch start-up. Bạn có thể tham khảo tài liệu mình up lên trong bài viết ở trang 2(bài #17: Mạch tạo dòng tham chiếu) của luồng thảo luận này để hiểu thêm về những khái niệm trên.
http://www.dientuvietnam.net/forums/...C-design/page2

[ngoclinh_xl]

Chân thành cảm ơn hai bác hithere123 và Rommel.de. Một chuyện muốn 2 bác giúp nữa là nhờ 2 bác cung cấp lại link dowload các tài liệu về layout analog IC được không?. Em đang rất cần những tài liệu này. Em đã tham khảo các link của các bác ở những bài viết trước nhưng em không vào dowload được. Hoặc nếu có thể các bác gửi qua Email( metlamdithoi@gmail.com) của em được không ạ? một lần nữa cảm ơn các bác đã nhiệt tình giúp đỡ.......Best regards!

[lick]

Có một thuật ngữ là "noise figure" là gì nhỉ? và làm sao mô phỏng được noise figure.