Analog IC design

[ngoclinh_xl]

Chào bạn ngoclinh_xl,

Tuy topic này ghi là analog nhưng từ trước đến nay mọi người cũng đề cập tới nhiều khía cạnh của thiết kế IC nói chung. Sẽ rất vui nếu bạn tiếp tục chia sẽ một chút về thiết kế của bạn.

Chúc bạn thành công!
Thân mến,

vâng thank bác hithere123!
qua tìm hiểu một số tài liệu! điển hình là cuốn "computer organization and design 4th ed d. a. patterson and j. l. hennessy" em có những nhận định như sau:
- Sơ qua về cpu em đang design:
cpu em đang thiết kế là single-cycle 32bit( sau đó mới chuyển qua thiết kế pipeline). Các khối chính là alu, registerfile, control...cả bộ nhớ lệnh và bộ nhớ dữ liệu cũng được thiết kế( trên quartus) đi kèm để nạp lệnh và mô phỏng trên model sim.
- không biết có bác nào trong này chuyên sâu về mảng này không. Cpu tụi em thiết kế có tốc độ xử lý khoảng
1/(8000*e12)=0.125GH. ( #8000 là chu kì xung clock )
với cpu single-cycle thì mỗi chu kỳ xung clock cpu thực hiện xong một lệnh.
+ Nhận định của em( ko biết đúng không ) : Tại sao cpu single-cycle lại có tốc độ xử lý chậm như vậy?
Rõ ràng nếu ta tăng tần số của xung clock thì tốc độ xử lý sẽ tăng. Đến đây em đã tang tần số lên thì ôi thôi rồi : độ trễ của chuỗi các công logic tổng cộng là khá lớn khiến lệnh này chưa kịp thực hiện xong thì lệnh khác đã ào tới khiến không lệnh nào thực thi được.
=> Cuối cùng tốc độ xử lý của cpu single cycle thấp là do dộ trễ của chuỗi các cổng logic. Nó giới hạn tần số của xung clock đưa vào.
- pipeline là giải pháp cho trường hợp này . pipeline chia chuỗi công logic của cpu thành các tầng( thường là 4-5 tầng gì đấy )
khi phân chia tâng cho cpu, thì dộ trễ mỗi cổng là thấp hơn, kết hợp với sự phối hợp của các khối điều khiển xung clock luan phiên cho các tầng nên tốc độ xử lý lệnh sẽ tăng lên.
+ nhân định thấy khi số tầng càng nhiều thì tốc độ xử lý sẽ nhanh hơn một cách tỉ lệ. Ví dụ với pipeline 5 tầng thì tốc độ sẽ tăng lên 5 lần so với cpu single-cycle( tất nhiên phải cấp xung clock 5 lân clock ban đầu).

=> cuối cùng : làm thế nào để tăng tốc cpu hơn nữa trong tương lai:

thứ nhất : Hiển nhiên là thiết kế cpu tương đương càng ít cổng logic càng tốt , khi đó độ trễ của chuỗi cổng logic sẽ giảm nên tăng f của clock, tăng tốc độ xử lý của cpu.

thứ 2 : tâng số tầng cpu (hồi trước em nhớ đọc số liệu của con card màn hình rời của em thấy gpu của nó 12 tầng. vãi đạn) . Vì tăng số tầng thì tốc độ tăng tỉ lệ.

thứ 3 : cách gián tiếp : tăng độ dài lệnh lên nhiều bit hơn nữa. ví dụ lên 64 bit, 128 bit. khi đó tập lệnh sẽ là nhiều lệnh nhất có thể.
( ví dụ bạn thực hiện chương trình nào đó cần tới 5 lệnh 32 bit, thì trên 64 bit còn 2 lệnh, hoặc trên 128 bit chỉ còn 1 lệnh, do đó chương trình thực thi nhanh hơn )
thứ 4 : Phát triển một ngôn ngữ mới ( improve từ MIPS chẳng hạn ) mà ngôn ngữ đó cho ra kiến trúc cpu tương đương đơn giản hơn, thực thi nhanh hơn. (cái này phải thánh à nha hì hì)

thứ 5 : gián tiếp của gián tiếp : tăng dung lượng cache, ... ram, thay hdd bằng ssd...v.v


trên là những nhận định của em, chút chia sẽ. ko biết cpu mới nhất hiện nay có mấy tầng pipeline nhỉ ?
Em biết có một số bác chuyên sâu về mảng này? mong các bác chia sẽ những kiến thức của các cpu mới nhất hiện nay.
Bên ICDREC có design thành công lần đầu tiên tại việt nam của người việt nam một chú vi điều khiển microprocessor "32-bit RISC VN1632"
hàng đây: ICDREC website
Em muốn cập nhật những công nghệ mới nhất của các vi xử lý hiện nay dùng công nghệ gì ? làm sao họ gia tăng được tốc độ xử lý của cpu nhiều đến thế? rồi khái niệm 2 nhân, 4 nhân, 6 nhân là sao? .....
Thành thật khai với các bác là em muốn phát triển hướng đi mới để gia tăng tốc độ xử lý của cpu. từ đó xậy dựng kiến trúc cpu mới để đánh đấu với bọn tây các bác ạ. hì hì .

Em maĩ chém gió quá các bác nhỉ hề hề

[Rommel.de]

Tớ phải công nhận bạn đúng là thần gió. Bạn chém kinh quá nhưng mà thật ra bạn không có kiến thức gì về thiết kế vi xử lý cả. Tớ xin lỗi khi nói như vậy nhưng đây là sự thật bạn nên tự xem lại thì mới có thể tiếp thu các kiến thức về thiết kế vi xử lý được.

Thứ nhất tớ phải nói là "No free lunch". Bạn đừng mong đạt được một cái gì đó mà không phải trả giá. Vấn đề là bạn có thể trả giá được hay không? Chúng ta là những người làm kỹ sư. Khi chúng ta thiết kế một vi xử lý (tớ lấy ví dụ như vậy) thì chúng ta phải biết chúng ta cần cái gì và có thể trả giá được cái gì. Làm sao để chúng ta đạt được mục tiêu mà phải trả giá ít nhất. Cái đó gọi là trade-off. Vì thế chẳng có một thiết kế nào là tuyệt đối hay, mà vấn đề là làm thế nào để trade-off tốt nhất. Ngoài ra còn thêm một điều nữa tớ có thể nói thêm với bạn đó là cố gắng trả giá những cái hiện nay mình kém nhất. Cái mà hiện nay mình kém nhất thì thường có giá phải trả là rẻ nhất, nhưng lại đạt hiệu quả cao nhất. Ngược lại những gì mà hiện nay mình đã tốt rồi muốn tốt hơn nữa rất khó khăn, trả giá rất cao nhưng hiệu quả thường không được như mong đợi.

Tớ lấy ra đây cho bạn một ví dụ để bạn thấy suy nghĩ của bạn rất sai lầm nhé. Chip Pentium 4 của Intel là một thiết kế không hợp lý và sau nay đã bị loại bỏ và thay thế bằng kiến trúc centrino. Với kiến trúc pentium 4 người thiết kế muốn tăng tần số đồng hồ lên cao nhất (gần 4GHz) nên sử dụng rất nhiều đường pipeline (khoảng 32 stage). Mặc dù tần số hoạt động của chip pentium 4 tăng cao (cao hơn hẳn so với chip của AMD vào lúc đó) nhưng cái giá phải trả cho các đường pipeline là độ trễ trên các đường này tăng lên do việc chèn thêm flipflop. Khi độ trễ tăng lên thì trong một số trường hợp liên quan đến sự phụ thuộc của dữ liệu các đường chạy phải chờ. Ví dụ như bạn tính 2 phép như sau: A=B+C; D=A*2; Như vậy bạn phải chờ cho A tính xong giá trị mới tính tiếp được. Do độ trễ trên các đường này tăng lên nên hiệu suất hoạt động của vi xử lý giảm xuống. Để khắc phục việc phụ thuộc dữ liệu các kỹ sư của Intel đã làm rất nhiều thiết kế đặc biệt cho việc prediction tuy nhiên hiệu suất của các vi xử của Intel vẫn không vượt trội được các chip của AMD vào lúc đó. Các kỹ sư của Intel nhận thấy rằng rất nhiều thời gian các pipeline phải chờ do dữ liệu chưa tới. Vì vậy họ đưa ra kiến trúc hypethreading. Kiến trúc hyperthreading này cho phép chạy 2 thread trên cùng một phần cứng. Khi một lệnh của thread thứ nhất phải chờ thì phần cứng sẽ chuyển sang chạy lệnh của thread kia. Điều này rõ rằng làm tăng hiệu quả của phần cứng lên. Tuy nhiên cái giá phải trả cũng không rẻ chút nào. Kiến trúc pentium 4 có tần số đồng hồ rất cao nên chạy rất nóng tốn rất nhiều điện. Khi sử dụng kiến trúc hyperthreading thì chip lại nhiều điện và nóng hơn nữa. Các chip máy chủ khi sử dụng kiến trúc này đã nóng đến mức nhiều khi hoạt động không còn ổn định. Và kết quả là kiến trúc pentium 4 đã bị loại bỏ.

Chúng ta là những người làm kỹ thuật nên cái gì cũng phải rõ rằng chính xác không nên chém gió thành thần như mấy vị làm chính trị. Nghe lời mấy vị đó thì tư bản lẽ ra phải dãy chết từ lâu còn VN đã phải trở thành thiên đường cộng sản chủ nghĩa rồi. Khi bạn thiết kế vi xử lý cũng vậy, bạn phải làm rất chính xác. Những người thiết kế vi xử lý họ thường có một phần mềm mô hình vi xử lý mà họ đang làm việc. Phần mềm này thường viết bằng C++. 2 phần mềm open source khá thông dụng trong giới học thuật là simperscalar và smtsim. Vì đây là loại open source nên các bạn có thể sửa lại code để mô phỏng cho phù hợp hơn với thiết kế của riêng mình. Tớ lấy ví dụ bạn thay đổi kiểu cache bên trong vi xử lý. Sau khi đã có được một mô hình tốt rồi, người ta mới cho chạy mô phỏng với các phần mềm benchmark để tính toán IPC (Instruction Per Clock cycle). Hiệu chính các thông số sao cho thiết kế là một trade-off tối ưu nhất.

Làm vi xử lý không phải là một ý tưởng hay đối với VN đâu bạn ạ. Các hãng nước ngoài đã phát triển vi xử lý trong một thời gian rất lâu và tích lũy được rất nhiều kinh nghiệm. Bạn có bao nhiêu khả năng cạnh tranh với những hãng lớn đây. Ngoài ra đây đã là một thị trường bão hòa nên nhiều khi người dùng quan tâm đến giá thành nhiều hơn nên lợi nhận rất kém. Tớ lấy ví dụ như bạn dùng một máy tính của Intel rất tốt, xem phim, chơi game vô tư, vậy bạn có ý định bỏ ra số tiền gấp đôi để mua một vi xử lý khác mà người ta nói rằng chạy nhanh hơn nhưng cũng chỉ để xem phim, chơi game hay không? Bạn có biết là 2 hãng lớn làm về RAM là Qimonda và Elpida đã bị phá sản hay không. Nói về nhân tài vật lực thì chắc chắn cả 2 hãng đều rất khủng. Tuy nhiên thị trường RAM thường là cạnh tranh về giá. Và vì thế khi thị trường bão hòa thì số lời nhỏ nhoi có thể sớm chuyển thành việc bị lỗ. Tớ luôn cho rằng VN nêu muốn tiến vào ngành thiết kế ASIC thì phải tìm ra một niche market nơi hiệu suất sinh lời cực cao, nhưng lại không phải đối đầu với những hãng lớn trên thế giới. Nếu hỏi tớ về việc thiết kế CPU ở mấy trường đại học Sài Gòn thì tớ luôn cho rằng chỉ là đùa cho vui. Làm ra chỉ để chứng minh là tôi cũng làm được như ai. Những thiết kế đó chẳng có nổi 1% cơ hội cạnh tranh trên thị trường.

vâng thank bác hithere123!
qua tìm hiểu một số tài liệu! điển hình là cuốn "computer organization and design 4th ed d. a. patterson and j. l. hennessy" em có những nhận định như sau:
- Sơ qua về cpu em đang design:
cpu em đang thiết kế là single-cycle 32bit( sau đó mới chuyển qua thiết kế pipeline). Các khối chính là alu, registerfile, control...cả bộ nhớ lệnh và bộ nhớ dữ liệu cũng được thiết kế( trên quartus) đi kèm để nạp lệnh và mô phỏng trên model sim.
- không biết có bác nào trong này chuyên sâu về mảng này không. Cpu tụi em thiết kế có tốc độ xử lý khoảng
1/(8000*e12)=0.125GH. ( #8000 là chu kì xung clock )
với cpu single-cycle thì mỗi chu kỳ xung clock cpu thực hiện xong một lệnh.
+ Nhận định của em( ko biết đúng không ) : Tại sao cpu single-cycle lại có tốc độ xử lý chậm như vậy?
Rõ ràng nếu ta tăng tần số của xung clock thì tốc độ xử lý sẽ tăng. Đến đây em đã tang tần số lên thì ôi thôi rồi : độ trễ của chuỗi các công logic tổng cộng là khá lớn khiến lệnh này chưa kịp thực hiện xong thì lệnh khác đã ào tới khiến không lệnh nào thực thi được.
=> Cuối cùng tốc độ xử lý của cpu single cycle thấp là do dộ trễ của chuỗi các cổng logic. Nó giới hạn tần số của xung clock đưa vào.
- pipeline là giải pháp cho trường hợp này . pipeline chia chuỗi công logic của cpu thành các tầng( thường là 4-5 tầng gì đấy )
khi phân chia tâng cho cpu, thì dộ trễ mỗi cổng là thấp hơn, kết hợp với sự phối hợp của các khối điều khiển xung clock luan phiên cho các tầng nên tốc độ xử lý lệnh sẽ tăng lên.
+ nhân định thấy khi số tầng càng nhiều thì tốc độ xử lý sẽ nhanh hơn một cách tỉ lệ. Ví dụ với pipeline 5 tầng thì tốc độ sẽ tăng lên 5 lần so với cpu single-cycle( tất nhiên phải cấp xung clock 5 lân clock ban đầu).

=> cuối cùng : làm thế nào để tăng tốc cpu hơn nữa trong tương lai:

thứ nhất : Hiển nhiên là thiết kế cpu tương đương càng ít cổng logic càng tốt , khi đó độ trễ của chuỗi cổng logic sẽ giảm nên tăng f của clock, tăng tốc độ xử lý của cpu.

thứ 2 : tâng số tầng cpu (hồi trước em nhớ đọc số liệu của con card màn hình rời của em thấy gpu của nó 12 tầng. vãi đạn) . Vì tăng số tầng thì tốc độ tăng tỉ lệ.

thứ 3 : cách gián tiếp : tăng độ dài lệnh lên nhiều bit hơn nữa. ví dụ lên 64 bit, 128 bit. khi đó tập lệnh sẽ là nhiều lệnh nhất có thể.
( ví dụ bạn thực hiện chương trình nào đó cần tới 5 lệnh 32 bit, thì trên 64 bit còn 2 lệnh, hoặc trên 128 bit chỉ còn 1 lệnh, do đó chương trình thực thi nhanh hơn )
thứ 4 : Phát triển một ngôn ngữ mới ( improve từ MIPS chẳng hạn ) mà ngôn ngữ đó cho ra kiến trúc cpu tương đương đơn giản hơn, thực thi nhanh hơn. (cái này phải thánh à nha hì hì)

thứ 5 : gián tiếp của gián tiếp : tăng dung lượng cache, ... ram, thay hdd bằng ssd...v.v


trên là những nhận định của em, chút chia sẽ. ko biết cpu mới nhất hiện nay có mấy tầng pipeline nhỉ ?
Em biết có một số bác chuyên sâu về mảng này? mong các bác chia sẽ những kiến thức của các cpu mới nhất hiện nay.
Bên ICDREC có design thành công lần đầu tiên tại việt nam của người việt nam một chú vi điều khiển microprocessor "32-bit RISC VN1632"
hàng đây: ICDREC website
Em muốn cập nhật những công nghệ mới nhất của các vi xử lý hiện nay dùng công nghệ gì ? làm sao họ gia tăng được tốc độ xử lý của cpu nhiều đến thế? rồi khái niệm 2 nhân, 4 nhân, 6 nhân là sao? .....
Thành thật khai với các bác là em muốn phát triển hướng đi mới để gia tăng tốc độ xử lý của cpu. từ đó xậy dựng kiến trúc cpu mới để đánh đấu với bọn tây các bác ạ. hì hì .

Em maĩ chém gió quá các bác nhỉ hề hề

[ngoclinh_xl]

Chào bác Romel.de. Chắc lẽ bác vẫn chưa đọc kỹ comment của em rồi, em đoán là bác giật mình với những dòng cuối cùng trong comment trên của em.! Vâng! nó quá xa vời ! Nhưng em đã nói trên là những nhận định thiên kiến của em. Em cũng có ý kiến như sau:

Tớ phải công nhận bạn đúng là thần gió. Bạn chém kinh quá nhưng mà thật ra bạn không có kiến thức gì về thiết kế vi xử lý cả. Tớ xin lỗi khi nói như vậy nhưng đây là sự thật bạn nên tự xem lại thì mới có thể tiếp thu các kiến thức về thiết kế vi xử lý được.

Chúng ta là những người làm kỹ thuật nên cái gì cũng phải rõ rằng chính xác không nên chém gió thành thần như mấy vị làm chính trị. Nghe lời mấy vị đó thì tư bản lẽ ra phải dãy chết từ lâu còn VN đã phải trở thành thiên đường cộng sản chủ nghĩa rồi.

Một sinh viên năm 4 có chút ít kiến thức cách thức gia tăng tốc độ xử lý của cpu. những kiến thức đó được liệt kê ở trên để các bác nhận định xem có đúng không, rồi bủ sung, đưa ra nhận đinh mới. nhận định trong những dòng cuối comment của em là để khơi mào mọi người trong này cùng trao đổi kiến thức. Em nghĩ muốn thực hiện một dự định nào đó cần có ý tưởng và khơi mào ý tưởng đó để thảo luận chung trao đổi kiến thức. và cần nhất là thời gian. Bác nói em thần gió e hơi quá nhỉ , nhưng mà ko lo, có thần núi chặn gió rồi hề hề

Tớ lấy ra đây cho bạn một ví dụ để bạn thấy suy nghĩ của bạn rất sai lầm nhé

Em chưa hiểu là mình sai làm chỗ nào. Nếu bác nói tăng pipeline để tăng tốc độ xử lý của cpu là sai lầm, điều này em chưa hiểu. tất nhiên tăng pipeline đến giới hạn nò đó thôi. nhưng nhìn chung tăng pipeline thì tăng tốc độ xử lý cpu còn gì?

Chip Pentium 4 của Intel là một thiết kế không hợp lý và sau nay đã bị loại bỏ và thay thế bằng kiến trúc centrino. Với kiến trúc pentium 4 người thiết kế muốn tăng tần số đồng hồ lên cao nhất (gần 4GHz) nên sử dụng rất nhiều đường pipeline (khoảng 32 stage). Mặc dù tần số hoạt động của chip pentium 4 tăng cao (cao hơn hẳn so với chip của AMD vào lúc đó) nhưng cái giá phải trả cho các đường pipeline là độ trễ trên các đường này tăng lên do việc chèn thêm flipflop. Khi độ trễ tăng lên thì trong một số trường hợp liên quan đến sự phụ thuộc của dữ liệu các đường chạy phải chờ. Ví dụ như bạn tính 2 phép như sau: A=B+C; D=A*2; Như vậy bạn phải chờ cho A tính xong giá trị mới tính tiếp được. Do độ trễ trên các đường này tăng lên nên hiệu suất hoạt động của vi xử lý giảm xuống. Để khắc phục việc phụ thuộc dữ liệu các kỹ sư của Intel đã làm rất nhiều thiết kế đặc biệt cho việc prediction tuy nhiên hiệu suất của các vi xử của Intel vẫn không vượt trội được các chip của AMD vào lúc đó. Các kỹ sư của Intel nhận thấy rằng rất nhiều thời gian các pipeline phải chờ do dữ liệu chưa tới. Vì vậy họ đưa ra kiến trúc hypethreading. Kiến trúc hyperthreading này cho phép chạy 2 thread trên cùng một phần cứng. Khi một lệnh của thread thứ nhất phải chờ thì phần cứng sẽ chuyển sang chạy lệnh của thread kia. Điều này rõ rằng làm tăng hiệu quả của phần cứng lên. Tuy nhiên cái giá phải trả cũng không rẻ chút nào. Kiến trúc pentium 4 có tần số đồng hồ rất cao nên chạy rất nóng tốn rất nhiều điện. Khi sử dụng kiến trúc hyperthreading thì chip lại nhiều điện và nóng hơn nữa. Các chip máy chủ khi sử dụng kiến trúc này đã nóng đến mức nhiều khi hoạt động không còn ổn định. Và kết quả là kiến trúc pentium 4 đã bị loại bỏ.
Những người thiết kế vi xử lý họ thường có một phần mềm mô hình vi xử lý mà họ đang làm việc. Phần mềm này thường viết bằng C++. 2 phần mềm open source khá thông dụng trong giới học thuật là simperscalar và smtsim. Vì đây là loại open source nên các bạn có thể sửa lại code để mô phỏng cho phù hợp hơn với thiết kế của riêng mình. Tớ lấy ví dụ bạn thay đổi kiểu cache bên trong vi xử lý. Sau khi đã có được một mô hình tốt rồi, người ta mới cho chạy mô phỏng với các phần mềm benchmark để tính toán IPC (Instruction Per Clock cycle). Hiệu chính các thông số sao cho thiết kế là một trade-off tối ưu nhất.

đây là những kiến thức quý báu mà chúng em cần. Đó là những tổng hợp khái quát về kết quả của những công trình của họ, ưu và nhược của kết quả đó. từ đó có được những kinh nghiệm và hướng đi mới. Thank bác rất nhiều

Làm vi xử lý không phải là một ý tưởng hay đối với VN đâu bạn ạ. Các hãng nước ngoài đã phát triển vi xử lý trong một thời gian rất lâu và tích lũy được rất nhiều kinh nghiệm. Bạn có bao nhiêu khả năng cạnh tranh với những hãng lớn đây. Ngoài ra đây đã là một thị trường bão hòa nên nhiều khi người dùng quan tâm đến giá thành nhiều hơn nên lợi nhận rất kém. Tớ lấy ví dụ như bạn dùng một máy tính của Intel rất tốt, xem phim, chơi game vô tư, vậy bạn có ý định bỏ ra số tiền gấp đôi để mua một vi xử lý khác mà người ta nói rằng chạy nhanh hơn nhưng cũng chỉ để xem phim, chơi game hay không? Bạn có biết là 2 hãng lớn làm về RAM là Qimonda và Elpida đã bị phá sản hay không. Nói về nhân tài vật lực thì chắc chắn cả 2 hãng đều rất khủng. Tuy nhiên thị trường RAM thường là cạnh tranh về giá. Và vì thế khi thị trường bão hòa thì số lời nhỏ nhoi có thể sớm chuyển thành việc bị lỗ. Tớ luôn cho rằng VN nêu muốn tiến vào ngành thiết kế ASIC thì phải tìm ra một niche market nơi hiệu suất sinh lời cực cao, nhưng lại không phải đối đầu với những hãng lớn trên thế giới.

Tư bản là đây. Vẫn biết lợi nhuận rất quan trọng. một hướng đi như em trình bày ở những dòng cuối của comment chỉ là một hướng đi, ko biết kết quả, mà bác đã đề cập đến vấn đề lợi nhuận. À rằng những kỹ sư đó rất giỏi , nhiều kinh nghiệm. Nhưng trí thức vn đâu thua kém đâu, điều này rõ trên các cuộc thi quốc tế. Cứ cho là VN sản xuất dc chip với công nghệ của mình, VN sẽ không cạnh tranh được với các hãng đó. Nhưng " à mấy anh tây ơi, tụi tôi có những công nghệ mới này, công nghệ mới giúp cho cpu của các anh hiệu năng hơn, chúng ta thỏa thuận làm ăn, các ăn sản xuất còn chúng tôi cung cấp công nghệ đó. " lợi nhuận đôi đường. mà vấn đề em quan tâm là làm sao để có được cpu hiệu năng nhất có thể thôi. chứ làm sao mà bàn tính lợi nhuận trong khi chưa có gì.

Nếu hỏi tớ về việc thiết kế CPU ở mấy trường đại học Sài Gòn thì tớ luôn cho rằng chỉ là đùa cho vui. Làm ra chỉ để chứng minh là tôi cũng làm được như ai.

Bác nói như vậy là không được . rõ ràng làm thiết kế phải đi từ dễ đến khó, cơ bản đến phức tạp. đúng là các sản phảm đó không có tính cạnh tranh nhưng là nền tảng. nói như bác muốn có được kiến thức về cpu hiện đại ngày nay như core5, core7 là phải mổ xẻ trực tiếp mấy dòng core đó ra sao. rồi mày mò tìm hiểu luôn mà không qua các nền tảng cơ bản.

Thứ nhất tớ phải nói là "No free lunch". Bạn đừng mong đạt được một cái gì đó mà không phải trả giá. Vấn đề là bạn có thể trả giá được hay không? Chúng ta là những người làm kỹ sư. Khi chúng ta thiết kế một vi xử lý (tớ lấy ví dụ như vậy) thì chúng ta phải biết chúng ta cần cái gì và có thể trả giá được cái gì. Làm sao để chúng ta đạt được mục tiêu mà phải trả giá ít nhất. Cái đó gọi là trade-off. Vì thế chẳng có một thiết kế nào là tuyệt đối hay, mà vấn đề là làm thế nào để trade-off tốt nhất. Ngoài ra còn thêm một điều nữa tớ có thể nói thêm với bạn đó là cố gắng trả giá những cái hiện nay mình kém nhất. Cái mà hiện nay mình kém nhất thì thường có giá phải trả là rẻ nhất, nhưng lại đạt hiệu quả cao nhất. Ngược lại những gì mà hiện nay mình đã tốt rồi muốn tốt hơn nữa rất khó khăn, trả giá rất cao nhưng hiệu quả thường không được như mong đợi.

đây là bài học rất thiết thực cho sự hình thành nhân cách. cảm ơn bác đã thẳng thắn.

[Rommel.de]

Chào bạn Ngoclinh_xl,

Pipeline chỉ là một trong rất nhiều kỹ thuật được sử dụng cho việc thiết kế vi xử lý mà thôi. Những thứ này người ta đã áp dụng từ cách đây cả mấy thập kỷ rồi. Điều tớ cố gằng muốn nói với bạn đó là phải biết trade-off. Làm thiết kế về một mặt nào đó cũng chẳng khác gì một anh đầu bếp nấu các món ăn cả. Tùy theo khẩu vị từng người, tùy theo món ăn mà ta phải nêm nếm thế nào cho đậm đà ngon lành nhất mà cũng phải rẻ nhất để bán được lời. Đó là cả một nghệ thuật đó bạn. Cố gắng tăng pipeline cũng khác gì cho thật nhiều bột ngọt vào món ăn, đâu phải lúc nào cũng là tốt. Các kỹ thuật sử dụng trong thiết kế vi xử lý đã được trình bày quá nhiều trong các sách báo nên dù có muốn tớ cũng chẳng thể nào liệt kê ra ở đây cho hết được.

Tớ không rõ ở trường, bạn đã được học về kiến trúc máy tính hay chưa nhưng nếu như các giáo sư đã dạy bạn rồi thì kiến thức hiện nay của bạn về kiến trúc máy tính rất tệ. 2 quyển sách "Computer architecture a quantitative approach" và "Computer organization design hardware software interface" là 2 quyển bible trong lĩnh vực này. Nếu như bạn đã học tốt 2 quyển này rồi thì kiến thức của bạn có thể nói là đã qua mức cơ bản của người trong ngành. Nếu bạn muốn làm về lĩnh vực kiến trúc máy tính thì cố gắng nghiên cứu chuyên sâu thêm vài năm, đọc nhiều bài báo trong lĩnh vực rồi đi làm từ 5 đến 10 năm là sẽ thành chuyên gia thôi. Mặc dù đúng như bạn nói VN cũng có rất nhiều nhân tài. Tuy nhiên đáng tiếc là nhân tài mà không học thì cũng mù chữ. Ở VN nhân tài tuy nhiều nhưng chẳng có môi trường để phát huy tài năng của mọi người. Giống như một hạt giống tốt mà bị bỏ vào sa mạc thì cách gì phát triển nên cây cho được. Ngược lại người VN ra nước ngoài thành công rất lớn. Nếu có điều kiện thì bạn cố gắng sang Stanford làm PhD rồi làm việc 10 năm cho Qualcomm hay Intel là thành chuyên gia thôi.

Còn chuyện tớ hơi thực dụng có lẽ tại tớ xa rời đảng và chính phủ ở lâu ngày với bọn lợn tư bẩn nên mấy thói xấu của bọn lợn tư bản nó nhiễm vào máu của tớ mất rồi. Đối với tớ làm gì (kể cả học tập nghiên cứu khoa học...) cũng chỉ nhằm một mục đích cuối cùng làm kiếm tiền. Nghiên cứu mà không ra tiền thì đừng có làm. Trên đời này thiếu gì thứ để làm sao không chọn những thứ làm ra tiền thay vì làm những thứ chỉ để chém gió. Lúc tớ còn trẻ như bạn cũng hơi thực dụng nhưng cũng vẫn mơ mộng lắm. Đến lúc bạn như tớ thì cũng sẽ chỉ quan tâm đến việc đi làm kiếm tiền về nuôi gia đình thôi. Nhưng mà mơ mộng một chút lúc trẻ cũng thú vị.

[dvietd207]

Chào các anh và các bạn!

Hiện tại có khá nhiều online courses miễn phí mà chất lượng từ các trường nổi tiếng, mọi người tham khảo nhé:
Thông tin tổng hợp các courses có tại:
Class Central • A complete list of free online courses offered by Stanford's Coursera, MIT's MITx, and Udacity

Chi tiết các courses đó có thể xem tại:
https://www.coursera.org/
https://6002x.mitx.mit.edu/
edX - Home

Riêng em/mình đang take courses: circuits and electronics tại MITx, machine learning, CS101, intro to logic và Computer vision tại coursera.org và nhận thấy rằng các courses này khá thú vị. Chỉ tiếc là thời gian không có nhiều nên không thể học thêm một số courses khác.
P/S: Sắp tới họ cũng open thêm course "Computer Architecture" nữa.
Hi vọng các courses này (miễn phí) sẽ là một kênh thông tin nữa mang đến nhiều điều mới mẻ cho các bạn sinh viên Việt Nam chúng ta.

[hithere123]

Các kỹ sư của Intel nhận thấy rằng rất nhiều thời gian các pipeline phải chờ do dữ liệu chưa tới. Vì vậy họ đưa ra kiến trúc hypethreading. Kiến trúc hyperthreading này cho phép chạy 2 thread trên cùng một phần cứng. Khi một lệnh của thread thứ nhất phải chờ thì phần cứng sẽ chuyển sang chạy lệnh của thread kia. Điều này rõ rằng làm tăng hiệu quả của phần cứng lên. Tuy nhiên cái giá phải trả cũng không rẻ chút nào. Kiến trúc pentium 4 có tần số đồng hồ rất cao nên chạy rất nóng tốn rất nhiều điện. Khi sử dụng kiến trúc hyperthreading thì chip lại nhiều điện và nóng hơn nữa. Các chip máy chủ khi sử dụng kiến trúc này đã nóng đến mức nhiều khi hoạt động không còn ổn định. Và kết quả là kiến trúc pentium 4 đã bị loại bỏ.

Bạn Rommel.de đã chia sẻ một ví dụ rất hay. Hiện nay, theo mình các kỹ thuật thiết kế lowpower (power gating) đang rất "hot". Ở tầng cao (lập trình) đôi khi kỹ sư phải dùng assembly code để tối ưu hóa hiệu năng của CPU. Ở tầng thấp (thiết kế IC), mấy ông đầu bạc đang rất đau đầu để làm sao chip chạy nhanh mà lại không tốn power. Trước đây thì có clock gating; high/medium/low threshold voltage devices để tùy từng nhiệm vụ của block mà synthesis sao cho giảm thiểu leakage nhất, tiếp theo đó là trong cùng một chip mà có đến mấy mức điện áp khác nhau. Bây giờ thì power gating, tức là khi nào block nào cần hoạt động thì mới cấp điện áp, nếu không là tắt luôn cho đỡ tốn điện. Các bạn mà có ý tưởng thiết kế sao cho tiết kiệm điện năng nhất sẽ rất có giá trị. Mơ mộng một tí, có thể các công ty to sẽ về Việt Nam mở văn phòng để cho các bạn thực hiện ý tưởng đó cũng không biết chừng.

Mình đồng ý với bạn Rommel.de là chúng ta không nên nghĩ những cái gì mà nó vượt quá tầm của mình, làm vi xử lý chạy nhanh hơn thì cửa để mình thành công là rất hẹp. Muốn cải tiến thì các bạn sẽ phải đọc và hiểu những gì họ đã làm được để từ đó tìm ra cái để cải tiến, nhưng trong thời gian các bạn đọc và hiểu đó thì họ đã nghĩ ra cái gì đó hay hơn rồi (đi sau thì luôn luôn là như vậy). Thay vì nghĩ cách để CPU nhanh hơn các bạn thử nghĩ cách để cpu chạy tốn ít power hơn xem thế nào.

[doanbkdt1]

Hi anh hithere123. Em đang làm cái đồ án về thiết kế flash ADC cho bộ thu GPS ở tần số 1.25G. Em có tìm hiểu về con flash ADC nhưng em chưa biết bắt đầu từ đâu. Anh có thể chỉ cho em tài liệu về mảng này được không ạ. Em cảm ơn anh.

[doanbkdt1]

Hi anh hithere123. Em đang làm cái đồ án về thiết kế flash ADC cho bộ thu GPS ở tần số 1.25G. Em có tìm hiểu về con flash ADC nhưng em chưa biết bắt đầu từ đâu. Anh có thể chỉ cho em tài liệu về mảng này được không ạ. Em cảm ơn anh.

[dvietd207]

Chào bạn doanbkdt1!

Mình cũng đang làm flash ADC, thời điểm hiện tại mình đang thi cuối kì nên chắc vài tuần nữa sẽ tiếp tục. Về flash ADC, mình có thể chia sẻ với bạn một số điều mà mình biết như sau:
1. Bạn nên design một con flash ADC 4 bit đơn giản trước để hiểu được cơ chế hoạt động cũng như hướng giải quyết các vấn đề gặp phải. Từ đó bạn sẽ biết cần tập trung cải tiến khối nào.
2. Về cấu trúc: Có rất nhiều cấu trúc tốt giúp bạn design.
3. Về sách tham khảo, theo mình có 2 cuốn sách hay về data converter đó là:

- CMOS integrated Analog to Digital and Digital to Analog Converters, 2nd editon, tác giả Plassche.
- Data conversion system design, B Razavi.

Bạn chịu khó đọc sách và mô phỏng từ những mạch đơn giản trước nhé.

P/S: Chào anh Rommel.de, anh có thể up nốt các phần còn lại video bài giảng ADC tutorial trong thread dưới đây được không ạ:
http://www.dientuvietnam.net/forums/...en-ieee-72770/
Em xem video thấy bài giảng là tập hợp của khá nhiều papers và nó giúp người nghe có cái nhìn tổng quan rất tốt ạ.
Em cám ơn anh!

[Rommel.de]

Chào bạn doanbkdt1,

ADC cho bộ thu GPS là nằm sau mixer trước baseband nên tần số hoạt động của nó không cao đâu bạn. Mặc dù tín hiệu RF của GPS lên đến hơn 1 GHz nhưng baseband của nó chỉ khoảng 1-2 MHz nên lấy mẫu ở tần số khoảng 10MHz là thoải mái. Vì vậy tớ nghĩ rằng bạn sử dụng flash ADC là không hợp lý. Flash ADC vừa tốn diện tích vừa tiêu thụ nhiều điện độ chính xác cũng thấp hơn so với những loại khác. Tớ nghĩ rằng bạn có thể sử dụng một pipeline ADC là đủ.

Tớ đoán rằng các bạn đang làm những thiết kế ở trường học. Như vậy thì cần phải nói rõ thiết kế này là một research hay chỉ đơn giản là một bài tập bạn làm ở trường. Nếu đây là một research thì yêu cầu đối với những thiết kế này là innovative tức là bạn phải làm ra một thiết kế mà người khác chưa làm và chứng minh được rằng thiết kế của minh ưu việt hơn những thiết kế trước đây trên một số mặt nào đó hoặc trên một số ứng dụng nào đó. Các thiết kế ADC hiện nay đã quá nhiều là một mảng đã được cày xới trong một thời gian rất lâu. Nó cũng giống như một mỏ vàng đã được nhiều người đào bới nên rất khó cho bạn có thể kiếm thêm vàng từ đó. Đương nhiên là không phải hoàn toàn không có gì. Với những đề tài nghiên cứu trong trường đại học tớ nghĩ việc bạn nên làm đầu tiên là nghiên cứu kỹ lại các prior work là những thiết kế đã có sẵn và được công bố trên các bài báo từ lâu. Sau khi đã nghiên cứu kỹ những prior work mà người khác làm thì bạn sẽ đưa ra thiết kế của riêng bạn và làm nổi bật phần khác biệt riêng đó. Cái khác biệt này phải do bạn hoặc thầy của bạn tự mình nghĩ ra. Cùng làm tớ chỉ có thể giúp bạn đánh giá thêm mà thôi. Nếu như bạn làm lại những thiết kế đã có sẵn thì cho dù thiết kế của bạn có tốt hơn (tớ nghi ngờ điều này) thì nó vẫn chẳng có giá trị gì mang tính học thuật.

Nếu đây chỉ là một bài tập bạn đang làm ở trường thì quá dễ. Nó chẳng qua chỉ là để bạn biết cách thiết kế mà thôi. Bạn đem một thiết kế có sẵn phù hợp nhất với yêu cầu ra rồi modify lại. Yêu cầu của bài tập chẳng qua để bạn biết cách làm mà thôi và mục đính chính là bạn biết cách điều chỉnh các thông số cũng như thiết kế. Bạn cứ chọn một thiết kế nào đó rồi làm thử tớ có thể góp ý kiến sau khi bạn đã làm một chút.

Tớ bây giờ quá lười để upload video. Mỗi lần lấy video tớ phải ngồi canh để bám next cho mấy cái slide rồi ghi hình lại màn hình mất thời gian quá.

[hithere123]

Chào em,

Hi anh hithere123. Em đang làm cái đồ án về thiết kế flash ADC cho bộ thu GPS ở tần số 1.25G. Em có tìm hiểu về con flash ADC nhưng em chưa biết bắt đầu từ đâu. Anh có thể chỉ cho em tài liệu về mảng này được không ạ. Em cảm ơn anh.

Theo anh, em có thể bắt đầu bằng cách nghĩ xem ADC của em cần phải đạt những yêu cầu gì để có thể dùng cho bộ thu GPS ở tần số 1.25GHz. Một số thông số cơ bản của ADC có thể kể tới gồm:
- input range (tín hiệu vào của em chạy từ đâu tới đâu)
- input offset
- bao nhiêu bit (bit ở đây là bit có ý nghĩa thực sự ấy, ví dụ em làm 8 bit cho 1V dải điện áp thì cứ 4mV là nhảy một bit rồi, nhưng cái tín hiệu của em nó nhiễu +/- 10mV chẳng hạn thì coi như em đã vứt đi 2 bit rồi)
- tiếp đến là SNR; SINAD/SNDR
- tần số lấy mẫu
- signal bandwidth
- gain error cần là bao nhiêu
ngoài ra thì có giới hạn về điện áp nguồn không, mạch có thể tiêu thụ tới 10mA không

Xác định được mấy cái thông số cơ bản trên thì em có thể tìm ra dùng cấu trúc nào để làm ADC. Hoặc em đã xác định dùng flash ADC thì thử tính toán xem mấy thống số trên có đạt không.

Khi đã xong phần trên rồi, thì thiết kế mạch rồi mô phỏng xem các thông số trên nó như thế nào.

Hy vọng bài viết trên giúp em hình dung những việc cơ bản cần làm khi thiết kế một mạch ADC.

Chúc em thành công!

P/S: À, anh search được cái link này, em tham khảo thử nhé (file excel list khá đầy đủ các nghiên cứu về ADC hiện nay):
http://www.stanford.edu/~murmann/adcsurvey.html

[ngoclinh_xl]

vâng chào bác hithere123, bác Romel.de và mọi người. Em xin tự nhận những khuyết điểm của mình.
Chắc còn trẻ nên hơi háo hức xíu

Intel mới đưa ra sản xuất Chip sử dụng công nghệ transistor 3D. Nghe nói công nghệ này Intel đã có năm 2002. Vừa rồi mới áp dụng trên Chip ivy Bright công nghệ 22nm. Em cũng đã xem qua ưu và nhược điểm của công nghệ mới này. Có thể nói đó là bước tiến lớn so với công nghệ transistor 2D trong tầm hiểu biết của em. theo em dc biết Ưu điểm lớn nhất của transistor 3D là trong ứng dụng sản xuất chip, => Tiết kiệm diện tích mặt bằng của chip( tất nhiên chiều cao không gian chip sẽ lớn hơn, nhưng ko ảnh hưởng lớn). nâng cao mật độ transistor, giảm công suất tiêu tán(ko biết vì sao)... ,
Các bác có thể xem bài review này: khá là chi tiết :
Hiểu thêm về 3-D transistor, vì sao Intel lại trì hoãn? « vozExpress

Với công nghệ mới này các công cụ mô phỏng e phải thay đổi nhiều , chắc cả công cụ vẽ layout cũng thế...? nếu có thay đổi, các bác biết gì về sự thay đổi trên xin cung xấp cho chúng em một vài điều dc ko?
ko biết sắp tới công nghệ tran 3D này có thay thế tran 2D ko? ( cả về IC số lẫn tương tự ). Em nghĩ chắc là có..

[stevechao]

chào bạn ngọclinh_xl , mình xin trả lời câu hỏi của bạn ! trước hết mình xin dùng một vài thuật ngữ bằng tiếng anh để giải thích cho bạn vì minh ko dành sử dụng thuật ngữ tiếng việt trong semiconductor field này lắm.

Với công nghệ mới này các công cụ mô phỏng e phải thay đổi nhiều , chắc cả công cụ vẽ layout cũng thế...? nếu có thay đổi, các bác biết gì về sự thay đổi trên xin cung xấp cho chúng em một vài điều dc ko?

3 D transistor thường được gọi là tri-gate hay multi-gate . Tại sao lại phải chuyển từ planer CMOS sang multi-gate :
- Khi CMOS size giảm xuống sub -30nm node ( channel length ) thì có nhiều điểm khiến device hoạt động ko tốt (e.g leakage current, short channel length effect..) . Mà yêu cầu đòi hỏi cứ 18 tháng thi số transistor trong chip phải được tăng 2 lần . Do đó người ta phải tìm kiếm một new transistor mới để khắc phục
Có hai loại đang đươc yêu tiên đó là : SOI depleted transistor ( vẫn sử dụng planar nhưng dùng SOI substrate) hai la cái bạn đang gọi là 3D
Nếu bạn muốn nắm kĩ thì minh sẽ đi sâu thêm
Intel hiện tại đang dẫn trước các công ty fab khác tầm 3 năm về công nghệ nên họ đã bắt đầu sử dụng 3D transistor cho chip của họ. Không phải vì các công ty khác yếu kém hơn ( TSMC,Samsung ) , bởi đơn gian ho sản suất cho các công ty fab-less cho nên số lượng 28nm plannar vẫn đang chưa đủ giải quyết nhu câu. Con ve 3D , TSMC sẽ target luôn ở 14nm node thay vi 22nm . Dự kiến cuối năm sẽ ra mắt. Theo minh được biết , TSMC đang gặp một số vấn đề về yield của 3D hoặc la ho gặp trục trặc về số lượng kô theo kịp tiến độ.

Layout hiện tai chỉ có trong internal company , danh cho university research hiện kô có.

ko biết sắp tới công nghệ tran 3D này có thay thế tran 2D ko? ( cả về IC số lẫn tương tự ). Em nghĩ chắc là có.

Tất nhiên la có tất yếu 3d se thay thế cho 2D

Theo mình các bạn kô cần thiết phải sử dụng công nghệ này vì no rất tốn kém. Có rất nhiều circuit phù hợp với dk Vietnam sử dung sub-micron mà các bạn co thể design và sản suất

Chúc Vui

[hithere123]

Với công nghệ mới này các công cụ mô phỏng e phải thay đổi nhiều , chắc cả công cụ vẽ layout cũng thế...? nếu có thay đổi, các bác biết gì về sự thay đổi trên xin cung xấp cho chúng em một vài điều dc ko?

Theo mình thì các nhà máy fab và công ty cung cấp tool phải làm việc vất vả với công nghệ mới này chứ dân thiết kế thì cứ việc lấy mà dùng như trước thôi. Ví dụ: về mô phỏng mạch điện thì fab sẽ cung cấp model cho các linh kiện 3D; về layout thì sẽ thêm một vài lớp đánh dấu để khi đưa xuống fab thì fab biết đấy là 3D để làm.

Tiến tới sub-nano gần như là chạm tới giới hạn vật lý rồi và theo chiều hướng này cũng không phải là con đường duy nhất để tiếp tục chân lý của bác Moore. Ví dụ chip hiện mới phát triển trên một mặt phẳng, giả sử nếu mình có thể chồng hai miếng bán dẫn lên nhau thì cùng một diện tích như trước mình có thế tăng gấp đôi số lượng transistor mà không phải scale kích thước transistor xuống, tất nhiên là chiều cao chip sẽ tăng lên nhưng sự tăng lên này có thể chấp nhận được.

Với anh 3D này thì có nhiều tên gọi, nhưng ý tưởng về nó có từ rất lâu rồi, và hồi đó người ta gọi là FINFET thì phải (cao hơn tý có lẽ là 4D hay nanowire.) Các bạn có thể tham khảo tài liệu sau để có cái nhìn tổng quát:
http://www.eecs.berkeley.edu/Colloqu...esentation.pdf

Các bạn cũng có thể khai thác nhiều tin hay về công nghệ từ:

Technical Reports | EECS at UC Berkeley

Thân mến,

[hungtrinh36]

vâng chào bác hithere123, bác Romel.de và mọi người. Em xin tự nhận những khuyết điểm của mình.
Chắc còn trẻ nên hơi háo hức xíu

Intel mới đưa ra sản xuất Chip sử dụng công nghệ transistor 3D. Nghe nói công nghệ này Intel đã có năm 2002. Vừa rồi mới áp dụng trên Chip ivy Bright công nghệ 22nm. Em cũng đã xem qua ưu và nhược điểm của công nghệ mới này. Có thể nói đó là bước tiến lớn so với công nghệ transistor 2D trong tầm hiểu biết của em. theo em dc biết Ưu điểm lớn nhất của transistor 3D là trong ứng dụng sản xuất chip, => Tiết kiệm diện tích mặt bằng của chip( tất nhiên chiều cao không gian chip sẽ lớn hơn, nhưng ko ảnh hưởng lớn). nâng cao mật độ transistor, giảm công suất tiêu tán(ko biết vì sao)... ,
Các bác có thể xem bài review này: khá là chi tiết :
Hiểu thêm về 3-D transistor, vì sao Intel lại trì hoãn? « vozExpress

Với công nghệ mới này các công cụ mô phỏng e phải thay đổi nhiều , chắc cả công cụ vẽ layout cũng thế...? nếu có thay đổi, các bác biết gì về sự thay đổi trên xin cung xấp cho chúng em một vài điều dc ko?
ko biết sắp tới công nghệ tran 3D này có thay thế tran 2D ko? ( cả về IC số lẫn tương tự ). Em nghĩ chắc là có..

theo thầy em nói thì các công nghệ này các công ty đã biết và làm trước hết nhưng chúng cố giấu để mỗi năm sẽ tung ra 1 sản phẩm mới nhằm thu hút khách hàng thôi,bọn nó ma mảnh lắm