Analog IC design

[thuclh]

Anh viết thiếunghĩ trong đầu là thế nhưng typing lại khác, ) "Điểm không này không thể xa hơn 1 decade về phía phải so với UBF. Bằng chứng là nó có ảnh hưởng tới loop.".
Với kiểu bù này thì cái em cần khống chế là maximum Resr. Thông thường Resr đủ nhỏ để điểm ESR Zero nắm xa UBF. Tuy nhiên trong trường hợp xấu nhất, vì Zero ESR quá gần nằm trong UBF thì có thể gain không xuống không được. Nếu cẩn thận thì có thể thêm điểm cực để cancel zero ESR.

[ngoclinh_xl]

Anh viết thiếunghĩ trong đầu là thế nhưng typing lại khác, ) "Điểm không này không thể xa hơn 1 decade về phía phải so với UBF. Bằng chứng là nó có ảnh hưởng tới loop.".
Với kiểu bù này thì cái em cần khống chế là maximum Resr. Thông thường Resr đủ nhỏ để điểm ESR Zero nắm xa UBF. Tuy nhiên trong trường hợp xấu nhất, vì Zero ESR quá gần nằm trong UBF thì có thể gain không xuống không được. Nếu cẩn thận thì có thể thêm điểm cực để cancel zero ESR.

Vâng, bác thuclh, dù sao đó cũng là một sáng kiến rất hay.
Hiện tại em đang mô phỏng post layout. Máy chủ khá mạnh nên chạy cũng khá nhanh. Hiện em có đến 3 phương pháp mô phỏng post layout. Một phương pháp em đang dùng là tạo calibre_view. Một phương pháp khác là tạo device mới rồi add netlist pex vào làm model. Phương pháp đầu cho kết quả rất tệ nhưng phương pháp 2 lại cho kết quả khả quan. Em lạy luôn, mấy bữa nay em mệt cái post layout quá. Còn phương pháp thứ 3 rất là thủ công là copy netlist từ PEX vào cái netlisst trong thư mục mô phỏng rồi chạy. không biết các bác hay dùng phương pháp nào ? Và phương pháp nào đáng tin tưởng. Các phương pháp khác nhau cho kết quả khác nhau. Em không biết nên tin tưởng cái nào ? Hay em thao tác sai ko nhỉ ?

[hithere123]

Nếu em dùng cadence design frame work ii thì flow chuẩn là thế này: (1) run drc (2) run lvs (3) extractRC (4) generate extracted view (5) chuyển extracted view lên trước schematic view sau khi bật môi trường mô phỏng (6) các bước mô phỏng còn lại giữ nguyên như mô phỏng schematic.

[ngoclinh_xl]

Nếu em dùng cadence design frame work ii thì flow chuẩn là thế này: (1) run drc (2) run lvs (3) extractRC (4) generate extracted view (5) chuyển extracted view lên trước schematic view sau khi bật môi trường mô phỏng (6) các bước mô phỏng còn lại giữ nguyên như mô phỏng schematic.

Vâng, chào bác hithere123,

Em làm đúng theo quy trình của bác đó. Cơ mà em tạo axtracted view bằng calibre thành calibre_view. rồi dùng spectre để chạy mô phỏng vẫn chạy tốt nhưng mà kết quả thảm hại lắm. trong khi em tạo netlist riêng ra rồi copy thì mô phỏng cho kết quả ổn lắm. Giờ em không biết nên tin thằng nào nữa bác ạ

[thanh_intel]

Vâng, chào bác hithere123,

Em làm đúng theo quy trình của bác đó. Cơ mà em tạo axtracted view bằng calibre thành calibre_view. rồi dùng spectre để chạy mô phỏng vẫn chạy tốt nhưng mà kết quả thảm hại lắm. trong khi em tạo netlist riêng ra rồi copy thì mô phỏng cho kết quả ổn lắm. Giờ em không biết nên tin thằng nào nữa bác ạ

Có rất nhiều cách để chạy post-layout, nhưng mình thấy chạy theo fllow của anh hithere là đáng tin cậy, phải keep tất cả các điều kiện simulation của sch với extracted view. Chắc bạn đang làm cho ICDREC đúng không ngoclinh_xl?

[ngoclinh_xl]

Có rất nhiều cách để chạy post-layout, nhưng mình thấy chạy theo fllow của anh hithere là đáng tin cậy, phải keep tất cả các điều kiện simulation của sch với extracted view. Chắc bạn đang làm cho ICDREC đúng không ngoclinh_xl?

Chào bác thanh_intel,

Để em mô tả lại quy trình chạy post simulation. Em dùng calibre v2011 cho pdk 350 tsmc (update năm 2008) các bác ạ
1, check DRC thì oke
2, check LVS và ERC đều ok có mặt cười xanh

3, extraxtedRC bằng PEX của calibre, thấy ok no warning, no error ( trong thư mục rcx của calibre có file tên là rules ( em không bit cái file rule này dùng để làm gì nữa ), nằm bên file tên là calibre.rcx và file cellmap. Trong hộp thoại PEX em dẫn link tới file calibre.rcx ở mục rules. mục output em chọn format là calibreview. Mục use names from : schematic.
extraction type chọn : transistor level, R + C, no inductance. mục PEX option chọn ground node name là GG vì em đặt pin đất là GG
rồi run, run một lúc thì hiện ra cái bảng chọn cell map. ở đây em add pin oke rồi xong. trong cell có thêm calibre view.

4, tạo config cho cell test chứa module đã extractedRC. các bước tạo config em làm theo trong một số video trên youtube thấy ok.
rồi chạy ADE trên cái config đó, tất nhiên là trước khi chạy simulation em đã set instanceview cho nó là calibreview rồi các bác ạ. Rồi em chạy. Kết quả thảm hại lắm các bác ạ. Em ko nghĩ mình vẽ layout đến nỗi tệ như vậy.

Em vẽ layout theo cấu trúc vị trí các device trên sche như nào thì vị trí trên layout như vậy. tạo guaring cho pmos, nmos theo từng nhóm.
Các khối khác như khối comparator thì cho kết quả khả quan, khối bangap dùng bjt thì chạy mô phỏng kí sinh theo kiểu calibreview thì nó đơ mãi không chịu chạy rồi phải tắt máy khởi động lại, khối bias chạy cũng ok nhưng kết quả thảm quá. sai số đến 0.2V, nhưng mô phỏng kí sinh theo kiểu copy netlist thì kết quả rất oke sai số rất nhỏ.

Các bác có nhiều kinh nghiệm xem xét giúp em với ạ ?

Bây giờ thì đã chạy theo kiểu tạo device riêng rồi dùng netlist ký sinh làm modeling cho device đó thì ok rồi chỉnh sửa tí cho cái thằng bảo vệ quá dòng nó hoạt động đúng rồi nên kết thúc mô phỏng post layout. Giờ chỉ chờ thằng package nó đem datasheet về nữa rồi gắn ESD với PAD nữa là coi như xong.
Khổ lắm các bác ạ, không phải nói xấu gì trong cơ quan nhưng mà cái thằng làm io chỗ em nó hỏi em là áp 2k vol HMB áp vào chân nguồn VDD của con chíp thì dòng nó chạy đi đâu . Nó làm dc một năm rồi, nó toàn dùng diode để làm ESD thế là em phải tự mò làm ESD luôn cho nó full custom luôn.

[hithere123]

em làm cho vui à, có tape out thật không đấy
Anh thấy flow như vậy tapeout sao nổi.

(1) post layout simulation có sai số lớn thì em phải tìm hiểu tại sao đã chứ. Giả sử cách làm của em đúng vậy thử tìm hiểu cái gì gây ra sai số lớn như vậy. Cách dễ nhất là so sánh/ kiểm tra quiescent current giữa mô phỏng schematic và mô phỏng extracted_view.

(2) thư viện ESD thường có trong PDK như một thành phần tiêu chuẩn, em chỉ modify khi Pin/pad của em không dùng pad tiêu chuẩn được, ví dụ pin ko cho phép có secondary esd protection do vừa dùng để force dòng và sense áp.

[ngoclinh_xl]

Chào bác Hithere123,
Cảm ơn bác đã tận tình chỉ bảo.
Thư viện của em ko có ESD sẵn nên em phải tự làm theo manual đã hướng dẫn. Hiện tại senior của em bận quá giờ mới chỉ review cái schematic thôi. Còn layout em làm trước để hỏi chỗ này chỗ kia cho biết thêm ấy mà
Em đang phân cực tất cả MOS ở mức dòng nA. Ko bit vì lý do này nên layout sai số lớn không nhỉ ?

[hithere123]

Anh xóa rồi nhé, như vậy em chỉ làm để học phải không? Mạch em thiết kế ở mức nA cho công nghệ 0.35um anh không nghĩ nó reliable.

[ngoclinh_xl]

Vâng, em cảm ơn bác
Em tự tin với thiết kế của mình lắm bác ạ. Dòng ở mức 100n thì công nghệ 0.35 vẫn ổn. Em cũng tự tin vào layout. Vì mô phỏng kí sinh theo phương pháp copy netlist thấy oke lắm. Chỗ em toàn dùng phương pháp này, tuy nó manual nhưng mà tin tưởng. Và cho ra một số chip oke rồi. Chưa có con nào bị bệnh gì vì lý do này cả. Em nghĩ công nghệ 0.35 này đã khá cũ nên thằng calỉbe này ko hỗ trợ tốt việc tạo extracted_view.

. Bác hithere đang mở công ty làm vi mạch. Em thấy bác rất giỏi. Nhưng nếu công ty bác ko có hỗ trợ PR hoặc các mối quan hệ khác thì bác sẽ khó kinh doanh cho sản phẩm của mình huống chi là phải nghiên cứu tìm ra sản phẩm mới. Nói thật bên bọn em rất cần những người như bác. Em bit bác và một số người nữa như bác thuclh, rommel.de ... Rất muốn đóng góp cho kinh tế nước nhà. Tại sao bác không tới xin làm cho ICDREC nhỉ? Các bác sợ lương thấp ư, các bác sợ mình sẽ ko có vị trí xứng đáng ư ?

[hithere123]

ICDREC loại anh từ vòng gửi xe ấy chứ.

Chắc chắn anh sẽ hợp tác với ICDREC để boost up lĩnh vực này lên, sớm thôi. Anh đến thăm ICDREC rất ấn tượng với slogan product in mind. Bọn em cứ thực hiện đúng sẽ thành công thôi.

[hithere123]

Em làm esd cần chú ý hai điểm sau:
(1) output được bond ra ngoài để gắn tụ
(2) output có thể cung cấp nguồn cho các khối khác trong chip mà khối đấy lại có chân I/O dùng nguồn cung cấp bởi ldo.

Hai trường hợp này yêu cầu bảo vệ esd là khác nhau. Khác nhau thế nào em tham khảo 10 bài của anh Chiến dưới đây nhé:

Hiện tượng phóng điện do tĩnh điện (ESD) – Phần 9: Bảo vệ ESD cho mạch có nhiều nguồn cấp điện | Chuyên Mục Công Nghệ

Nhất là bài số 8 và số 9.

Lưu ý loạt bài này chỉ giới thiệu đê em hiểu chứ không nói chính xác thiết kế như thế nào vì những yêu cầu độ rộng dây metal là bao nhiêu, cần bao nhiêu contact, kích thước mosfet, điện trở, diode thế nào là khác nhau với từng process. Vì vậy em cần tham khảo thư viện esd của process đấy, nếu không có thì phải làm test chip. This is how to keep product in mind.

[ngoclinh_xl]

Vâng ,
Tài liệu của bác hithere hay quá, mấy bữa trước em có độc mấy cuốn esd sách tiếng anh mà nó nói lan man ko nói rõ cách thiết kế cụ thể.
PDK của em không có esd libary bác ạ, nhưng mà manual nó hướng dẫn làm esd kỹ lắm. Nên phải bám theo nó để làm thôi.

Còn có trường hợp này nữa bác ạ, em mô phỏng post layout khối bandgap bằng phương pháp tạo extracted_view như em kể trên nhưng khi run simulation thì nó đơ ra ko chịu chạy bác ạ, trong khi các khối khác thì chạy oke. :sosad:. Em nghi là nó ko hội tụ gì gì ấy, thế là em mò lên mấy cái trang mạng nước ngoài thấy nó phán rằng là thay cái MMSIM 10.1 bằng bản mới 13.1 thì nó sẽ tự động giải quyết vấn đề hội tụ. Thế là em cài tool sang bản 13.1 mới toanh. Nhưng khi run nó vẫn đơ ra bác ạ, cái con trỏ chuột nó biến thành cái đồng hồ cát lôn lên lộn xuống cả buổi nhưng vẫn chi 0% thôi. Thế là em từ bỏ cái phương pháp này. Chuyển qua copy netlíst. Cơ mà theo phương pháp copy netlist sao kết quả rất khả quan. Tui có sai số nhưng khá nhỏ.

Cảm ơn bác, P/S, về việc anh đến thăm ICDREC em đã không bit. Chắc là khoảng thời gian trước khi em vào làm.
Thời gian tới em sẽ hỏi một số tay to rồi trần tình với bác.
Trân Trọng!

[alechxandor]

Chào mọi người!

Em là một sinh viên chuyên ngành thiết kế digital, nhưng do đua đòi xã hội nên giờ đăng ký làm luôn cái Voltage Controlled Oscillator - VCO bên analog làm đồ án ngành nên giờ đang đuối về cả kiến thức lẫn tài liệu tham khảo, đuối hơn nữa là thầy hướng dẫn của em lại là chuyên về thiết kế số nên cũng không rành về cái này, vì thế khi làm đề tài này thì em bắt đầu từ con số 0 và sẽ phải tự thân.
Hiện tại em đã bắt đầu làm được 1 tuần nhưng kết quả là dậm chân tại chỗ vì tìm tài liệu không ra cùng với kiến thức về analog cũng không có, vì thế ai có chút tư vấn về đề tài này thì tư vấn giùm em.

Em cảm ơn!

[ngoclinh_xl]

Một vài tâm sự với Bác Hithere123, bác Romel.de, bác Thuclh....

Em chào các bác và mọi người. Em năm nay 25 tuổi. Em đã ra trường được 1 năm. Từ cái thuở ban đầu tiếp xúc với kiến thức vi mạch ngay lập tức em đã rất hứng thú và đam mê nó tới giờ. Đó là lúc ICDREC tổ chức cuộc thi vi mạch tương tự năm 2011. Dưới sự giúp đỡ của mọi người đặc biệt là bác Hithere123, bác Romel.de bác Thuclh., em đã hoàn thành bài thi cũng như bài luận văn về cái lĩnh vực chết tiệt này. Thật sự không biết nói gì hơn em vô cùng cảm ơn các bác đã nhiệt tình chỉ bảo.

Đầu năm nay em vào Sài Gòn khởi nghiệp cũng là tham gia làm việc cho ICDREC. Vào Sài Gòn một mình không một ai thân thiết, nhiều lúc thấm thía cái buồn của việc xa gia đình người thân như thế nào. Thế là em lao vào công việc ngày đêm, thuốc, cà phê liên tục cho dự án mới nhận. Kiến thức và kinh nghiệm lượm lặt ( xin phép dùng từ lượm lặt vì bản thân chỉ giỏi lượm lặt thôi còn học hành chính thống thì rất tệ ) cuối cùng cũng xong cái dự án. Nhưng bao hăng say nó chỉ có trong khoảng thời gian đầu thôi các bác ạ. Cho đến giờ thì môi trường mà em đang sống, con người mà em tiếp xúc hàng ngày, từ cô bán vé số, đến ông lão ăn xin, đến đứa trẻ bé em nhỏ bán kẹo.... rồi người người lớp lớp kéo nhau ra đường bóp kòi inh ỏi ngày đêm... khiến em đã rất mệt mỏi. Có quá nhiều tham vọng đến tột độ nảy sinh ở bản thân khiến không lúc nào em nguôi ngoai. Thành thử em lê lết trong diễn đàn này mong để lại một vài dấu chân.

Không biết các bác ở đây hiện ai đang sống ở Sài Gòn không ? Liệu có thì không biết các bác đã từng một lần chửu lãnh đạo của mình chưa ?
Tham vọng lớn nhất của em bây giờ là tác động một vị lãnh đạo nào đó hãy cấm đi xe máy ở Sài Gòn và Hà Nội đi. Các vị không nhận ra sao. Đất nước mà các vị đang quản lý hàng ngày, người dân khổ cực cong lưng góp lúa nuôi các vị mà các vị lại để dân như thế này sao. Bài toán kinh tế của đất nước này chỉ có một nước cờ cơ bản trước mắt mà các vị không thấy sao ? Mà cũng đúng thôi, các vị ngày ngày ngồi trên ô tô, xe con làm sao mà biết được. Các vị ngồi trên ô tô, xe con thì khó thấy đươc rằng tất cả mọi chuyện trong xã hội đều từ xe máy mà ra. Đã bao giờ các vị dừng xe máy giữa đường để mua điếu thuốc chưa ? chắc là chưa. Đã bao giờ các vị đỗ xe máy trên vỉa hè chưa ? chưa! đã bao giờ các vị lái xe máy rồi chen lấn ở một ngã tư chết tiệt nào đó chưa / chưa! Đã bao giờ các vị lái xe máy xuýt tông ai đó hay ai đó xuýt tông xe máy vào các vị mà không thèm xin lỗi chưa ? chưa nốt. Các vị có tự hỏi rằng lượng xe máy mà thế giới sản xuất ra phần lớn chỉ bán ở Việt Nam chưa ? Chưa! Đã bao giờ các vị tự hỏi tại sao ở nước sing, hàn, nhật sao ít xe máy chưa ? Chưa! Văn hóa đi xe máy là văn hóa tiểu nông. Từ hình thức đến cách thức sử dụng. Xe máy làm suy nghĩ con người ngày càng hạn hẹp dần, hạn hẹp vì xe máy quá tiện dụng. Nó có thể luồn lách trong những con hẻm siêu nhỏ nơi mà những người dân hay đa số là sinh viên đang ngày ngày chui vào chui ra. hạn hẹp là vì xe máy lại quá dễ sử dụng, nó có thể được dễ dàng đưa vào nhà, nó có thể dễ dàng được bỏ ngổn ngang thành đống ở vỉa hè, nó có thể dễ dàng được dừng lại để buôn chuyện ở bất kỳ nơi đâu như trước cổng nhà bạn, trước cổng trường học, trước bệnh viện. Chính vì sự tiện dụng của xe máy nên con người ngày càng lợi dụng nó để làm bất cứ việc gì và cất cứ khi nào, bất cứ nơi đâu, ví dụ như xe máy được dùng để làm xe ôm, được dùng để chở cả chục kết bia, được dùng để kẻ xấu chạy đi trộm cắp thuận tiện, .... Lãnh đạo thấy thương dân nên đã quy hoặch cho ra rất nhiều con đường, nhưng con đường đó chỉ quy hoạch cho xe máy. Biết là lãnh đạo thương dân nhưng thương không đúng cách. Đã thế, lạnh đạo lại còn dùng biện pháp tăng thuế gấp 3-4 lần cho một chiếc xe ô tô để dân chúng không mua ô tô nhập ngoại mà phải chờ công nghiệp ô tô trong nước phát triển đã, thật quỷ tha ma bắt.

Em đã một lần hỏi một vị khách du lịch người Anh rằng tại sao chị lại đến Việt Nam để du lịch. Chị ấy tươi cười rồi đưa 2 tay ra phía trước giống như đang lái xe máy, tiếp đó chị tạo tiếng xe máy bằng miệng vu vu. Kế tiếp chị ấy nghiêng người lạng lạch, và cuối cùng chị ấy giả vờ ngã và cười. Các vị có hiểu chị ấy đang nói gì không ? Không biết mọi người nghĩ gì nhưng cơ số người chứng kiến cảnh ấy đều vui vẻ tươi cười. Họ cười vì chị ấy cười và cả vì cách diễn tả của chị ấy nữa. Con người Việt Nam sao giờ ranh ma đến mức khờ khạo quá.

Tiến sỹ Nguyễn văn Cường, phó trưởng khoa điện tử truyền thông ĐH Bách Khoa Đà Nẵng là người em ái mộ và tôn sùng nhất từ lúc cha sinh mẹ đẻ mặc dù chưa bao giờ được nói chuyện riêng với ông ta. Gặp nhiều Tiến sỹ, thậm chí cả phó giáo sư.. nhưng không hiểu sao em chỉ ái mô ông ta. Ông ta đi dạy không bao giờ mang sách hay tài liệu gì. Các môn ông ấy dạy là các môn thuộc hạng khó nhất như trường điện từ, an ten, truyền sóng, siêu cao tần, xử lý tín hiệu số, vi điện tử, ... Ông ta cầm viên phấn và viết hàng loạt công thức, bài giảng cho đến khi hết bảng rồi giảng cho sinh viên. Giảng phần trên bảng xong, ông ta xóa và lặp lại cho đến khi hết buổi học...
Sau khi ra trường nhưng em vẫn tới lớp của ông ta để xem cách diễn đạt khi giảng dạy của ông ta. Một buổi ông ta kể rằng, ông ta xuýt nữa bị đánh vì dừng ô tô trên đường quá lâu khiến các xe ở sau phải chờ. Khi đang đi ô tô đưa con trai của ông ta đến lớp thì có một nhóm người khách du lịch nước ngoài đang chờ xin qua đường. Tất nhiên với phản ứng của một người sống nước ngoài lâu năm và sống ở nhiều nước ông ta lập tức dừng xe và ra hiệu cho nhóm người nước ngoài qua đường, nhóm người nước ngoài sau khi qua đường đã đưa ngón cái hương lên để giao tiếp và cười với ông ta. Nhưng cơ số xe đi sau đã bóp còi inh ỏi. Ông ta kể rằng chỉ cần dừng thêm một lúc nữa thôi là sẽ có người qua đập cữa. Ông ta kể rằng khi đi bộ trên vỉa hè ở nước ngoài mà lỡ có người lao xe đạp ở trong nhà băng ra trước mặt khiến ông ta giật mình thì người đó sẽ đến xin lỗi ngay. ông ta gặp cảnh 2 thanh niên đi xe máy ở Việt Nam vượt đèn đỏ rồi người ngồi sau quay lại chửa " mẹ, sao bọn ở sau ngu thế bây ". Ông ta nói rằng xe máy là nguồn gốc của mọi chuyện trong xã hội, nó làm manh mún kinh tế. Ông ta bảo nếu ông ta làm lãnh đạo vĩ mô thì ông ta sẽ cấm đi xe máy ở Việt Nam. Được mọi người hỏi về ngày ông ta đang còn học sinh ông ta kể thời đó ông ta được giải nhất nhì gì đó olumpic toán quốc tế rồi được trường hay nhà nước gì đấy cử đi du học.

Tham vọng thứ 2 của em thật nực cười và mô hồ các bác ạ. Nhưng dù sao đó cũng là tham vọng. Rằng tại sao em nói tham vọng này ra, việc nói ra tham vọng này ít nhiều phản ánh thực trạng của Kinh tế Việt Nam. Hy vọng sẽ có nhiều người hỏi rằng tại sao một thanh niên 25 tuổi chưa vợ con mà dám có một tham vọng mô hồ ảo tưởng đến vậy. Em sẽ trả lời rằng là vì hoàn cảnh xô đẩy. Xã hội đã đưa em tới bước đường này, suy nghĩ này, rằng phải làm sao đó để mình lãnh đạo đất nước này trong 3 năm cuộc đời. Không bit tại sao em lại tự tin đến vậy. Nhưng tất cả những ý nghĩ đó không xuất phát từ em mà là từ xã hội em đang sống trong lòng nó.

Em không biết động lực nào khiến bác Hithere123 phải về nước. Nếu vì muốn đóng góp năng lực cho nền kinh tế Việt Nam thì thay mặt con dân, em xin cảm ơn bác một lần nữa. Bác hãy cố lên, bác hãy tìm đường dẫn thân vào chính trị nếu có thể. Thực tế dấn thân vào chính trị ở Nước ta rất khó nhưng cũng rất dễ. Bác hãy sử dụng tất cả mọi mối quan hệ mà bác có để đi lên nhé.