Analog IC design

[hithere123]

Chào bác Paddy,

Lâu lâu không thấy bác viết bài, chắc công việc bác đợt này bận, sau khủng hoảng đột nhiên đơn hàng tăng vọt làm không kịp trở tay phải không ạ. Cảm ơn bác đã bổ xung thêm phần Pad và package, em nghĩ ý của bác tarzanaly muốn phân biệt kiểu đóng gói truyền thống, bắn dây vào pad để nối tới pin so với kiểu đóng gói trực tiếp die lên mạch ứng dụng ngoài luôn. Nếu bác có thời gian, bác viết một bài về vấn đề này đi ạ, bác giới thiệu thêm về thuật ngữ "pad over active" nữa thì tốt quá. Trong kỹ thuật layout em thấy cần cấu trúc đặc thù để làm pad loại này, kiểu như như xây mấy cái cột nhà dể đỡ phía dưới lớp metal làm pad.
Còn một vấn đề nữa mà em gặp phải đó là khi cắt wafer thành từng die, mặc dù đã có tiêu chuẩn kích thước tối thiểu vòng cách ly cho việc cắt rồi nhưng đôi khi việc cắt die vẫn có ảnh hưởng vật lý (làm rạn nứt) tới vùng active của IC, ảnh hưởng tới tuổi thọ của IC. Mà sai lỗi kiểu này rất khó detect bằng chương trình test. Bác có hay đụng vấn đề này không ạ. Nếu được bác chia sẻ để mọi người cùng học hỏi bác nhé.

Thân mến.

[lntran]

Hi Bác LQH333,

Bác hiện giờ làm việc ở VN hay Nhật vậy bác. Nếu bác ở Nhật thì mình nghĩ bác có thể xin việc ở những công ty khác vì bên đó cơ hội chắc cũng nhiều mà.

Theo mình thấy kỹ sư chẳng qua cũng chỉ là thợ bậc cao, và thiết kế ASIC cũng chẳng hơn gì mấy anh thợ sửa TV ở VN hết. Mấy bác sửa TV ở VN cũng biết đủ loại mạch TV khác nhau, biết đo một số điểm để đoán bệnh, rồi hàn thay linh kiện. Bọn mình bên này chẳng qua cũng chỉ biết hết các loại mạch, các loại thiết kế, kiến trúc khác nhau. Khi cần thiết kế cái gì thì bọn mình lôi một vài cái chuẩn ra, sửa chỗ này một chút chỗ kia một chút là xong. Cái này mình thấy gần như ai bên này cũng làm vậy, từ mức kiến trúc đến mức layout, từ analog đến digital. Vậy xét cho cũng thì bọn mình cũng đâu hơn mấy anh thợ sửa TV. Mình nghĩ ở VN ít người biết về ASIC nên nghe nó hơi sang. Bọn mình chẳng qua hơn mọi người ở chỗ bọn mình được học nhiều, làm nhiều về ASIC nên có nhiều kinh nghiệm, kiến thức hơn các bác ở VN một chút thôi. Ở chỗ mình sách báo, điều kiện để cập nhật kiến thức cũng nhiều nên mình vẫn cố gắng đọc về những nghiên cứu mới để khi cần lại đem ra, sửa chỗ này một tí sửa chỗ khác một tí. Như vậy xem ra bọn mình vẫn là thợ nhưng cao hơn một chút, có thể coi 3/4 thợ 1/4 thầy.

Cho mình bổ sung một chút về flip chip nhé. flip chip có parasitic parameter nhỏ hơn loại wire bonding (đặc biệt là L) vì pad được nối thẳng xuống pin không cần dây dẫn. Loại này phù hợp với mạch chạy tốc độ cao, và RF.

Cheers.

[LQH333]

Hi Các Bác,
@ Hithere123,
-Cảm ơn Bác, có lẽ đúng như Anh bạn của Bác nói vậy, có nhiều nguyên tắc " hay ho" chăng. Nhưng E cũng chưa được làm việc ở Mỹ nên cũng chẳng biết nó "hay ho " đến mức nào. hihi . Có lẽ E đây cũng gần giống như A bạn của bác, có đôi chút kỹ năng về làm report ah.
-Hy vọng sẽ sớm có nhiều tin vui để mà được về VN khi đất nước cần , cho giù không biết đến khi nào mình sẽ là một senior thực thụ đây..

@ Intran , E đang làm việc ở Nhật bác ah, không biết ở Mỹ các bác có biết đến tến cty này không? http://www.torex.co.jp/english/. Bác muốn nói lựa chọn một cty khác để có co hội học hỏi nhiều hơn ah, cái này E cũng đôi lúc có nghĩ đến đó chứ , nhưng với những gì mình có sau 3 năm làm việc quả là không đủ tự tin để tìm đến một cty khác. Nhiều khi tự động viên mình khi mà dấn thân vào cái nghiệp sửa TV thì cũng cố gắng là một người thợ tốt. Nghĩ là thế, nói là thế mà không có làm được, hihi, nghe thật thiếu chí khí quá đi đúng không bác, hihi.

Túm lại E nên cố gắng, hiện E đang làm về LNA (CMOS), nhưng chỉ dừng ở công việc đánh giá, test , hiều chỉnh ... NF, S_Parameter thôi, mà em nghĩ làm về LNA thi những công việc này cũng khá thú vị nhỉ các bác. E thì chưa được bắt tay và thiết kế mạch, hay Layout vì theo nguyên tắc " hay ho ' của người Nhật là chưa Đủ giờ chăng, hih. Nhưng E nghĩ khối lượng thiết kế cho 1 LNA và Layout không có nhiều. Ở cty E, LNA cũng chỉ mới làm thôi, vậy nên các Bác có kinh nghiệm về LNA thì chỉ giáo, chia sẽ cho em nha.

Cảm ơn hai bác, E không đọc được tài liệu của các bác, TA kô biết gì , Tiếng Nhật lại cũng gà, nên đuối vậy đó các bác. Nhưng E cũng nhìn được vài công thức , nội dung của các mạch cơ bản, hihi

Chúc các Bác cuối tuần vui vẻ, và bước sang một tuần mới đầy hưng phấn..,
Cả với chiến thắng TBN- Halan tối nay nhé ( có khi bên đó là ngày..)

[hithere123]

Chào bác LQH333,

Thì ra bác làm cho Torex, con IC đầu tiên tớ làm trong đời là để cạnh tranh với con XC6206 của cty bác đấy, con tớ làm dòng mô phỏng là 1uA nhưng đo thực tế chỉ 0.9uA thôi, cái chức năng current limit cũng hơn nữa nhưng bán không được vì thời điểm đó LDO bão hòa rồi, mấy con dòng tiêu thụ thấp này chỉ để làm RTC mà thôi. Tớ học được nhiều kinh nghiệm nhất là từ con này, kinh nghiệm nhớ đời là dòng xuống cỡ uA thì behavior của bipolar khác rồi, có thể xem như leakage được. Do không để ý, model nhà sản xuất đưa ra không hỗ trợ đến mức dòng này nên silicon đầu tiên ra không chạy đúng. Fix nó mệt ra phết nhưng mà vui, cũng chưa đến mức phải dùng full-mask re-design.

À mà tớ cũng chưa từng làm việc ở Mỹ đâu, nhưng lại có cơ hội làm việc cả với kỹ sư Mỹ và Châu Âu, tớ thấy kỹ sư thế giới nói chung họ cũng như mình thôi chỉ có điều họ được đào tạo bài bản công thêm có môi trường tốt để phát huy nên có nhiều kinh nghiệm. Nói chung đã là kỹ sư thì đều như con ong thợ mà thôi, như ý bác lntran đã nói ở bài viết trước đấy. Được biết bác cũng muốn quay về Việt Nam, tớ vui lắm, khi nào tớ chắc chắn về tin vui, tớ sẽ PM cho bác. Hy vọng bác sẽ góp sức, hì.

Thân mến.

P/S: tớ thích bóng đá đẹp nhưng thấy nhiều người bảo Mr.Paul của tớ bị mù màu cộng thêm thuận tay phải hay trái gì đó làm tớ cũng băn khoăn tí chút.

[Paddy]

Chào bác Paddy,

Lâu lâu không thấy bác viết bài, chắc công việc bác đợt này bận, sau khủng hoảng đột nhiên đơn hàng tăng vọt làm không kịp trở tay phải không ạ. Cảm ơn bác đã bổ xung thêm phần Pad và package, em nghĩ ý của bác tarzanaly muốn phân biệt kiểu đóng gói truyền thống, bắn dây vào pad để nối tới pin so với kiểu đóng gói trực tiếp die lên mạch ứng dụng ngoài luôn. Nếu bác có thời gian, bác viết một bài về vấn đề này đi ạ, bác giới thiệu thêm về thuật ngữ "pad over active" nữa thì tốt quá. Trong kỹ thuật layout em thấy cần cấu trúc đặc thù để làm pad loại này, kiểu như như xây mấy cái cột nhà dể đỡ phía dưới lớp metal làm pad.
Còn một vấn đề nữa mà em gặp phải đó là khi cắt wafer thành từng die, mặc dù đã có tiêu chuẩn kích thước tối thiểu vòng cách ly cho việc cắt rồi nhưng đôi khi việc cắt die vẫn có ảnh hưởng vật lý (làm rạn nứt) tới vùng active của IC, ảnh hưởng tới tuổi thọ của IC. Mà sai lỗi kiểu này rất khó detect bằng chương trình test. Bác có hay đụng vấn đề này không ạ. Nếu được bác chia sẻ để mọi người cùng học hỏi bác nhé.

Thân mến.

Chào bác Hithere123,
Công việc cũng không bận lắm, nhưng tại vì lười và ham chơi (mùa này là mùa tớ đi dã ngoại).

Có phải ý bác nói "pad over active" là pad nằm trên mấy cổng hay transistor không (thay vì nằm ngoài rìa của die) ? Nếu vậy thì tớ có biết chút ít thôi. Hãng tớ làm thì kêu là "pad over structure" (POS).

Khi die có POS thì trong khâu probe phải dùng loại probe "nhẹ" và không dùng "double touchdown".

Probe nhẹ tức là loại probe mà khi đâm xuống pad có "lực" yếu hơn các loại probe thường. Nếu nó cứng quá sẽ gây hư hại cho các structure (mạch, cổng, v.v.) nằm dưới pad.

Thường thì lớp trên cùng của wafer là lớp passivation để bảo vệ die. Lớp này làm bằng Titanium Nitride, có mầu giống như vàng (cho nên nhiều người tưởng wafer được bọc vàng). Mấy mũi khoan hay được nói là bọc titanium là cái chất này đấy. Lớp này rất cứng nên nhiều khi trong khâu probe máy prober phải "đâm 2 lần" để thủng lớp này. Lối đâm 2 lần này kêu là double touchdown.

Với loại laminated CSP thì die được cắt ra, dán lên một đế lớn (chừng 100 die) kêu là strip. Trong khâu final test (FT) thì họ dùng loại máy riêng để vận chuyển strip. Sau khi test xong thì lúc đó strip lại bị cắt ra thành IC. Lúc này thì không sợ die bị rạn vì chỉ cắt từ đế lớn ra thôi.

Với loại bumped die thì lại khác. Wafer qua mài mặt dưới (back side grinding) từ 30 mil xuống thành chừng 8-12 mils. Một lớp đế được phủ lên để nó cứng hơn. Rồi tên IC in lên. Qua khâu gắn hột chì, probe, cắt rồi FT. Lý do FT đi sau là vì cắt die sẽ gây rạn như bác nói trên.


Về tuổi thọ thì khâu burn-in lo. Mấy bác có nghe chuyện người Thượng đem con mới đẻ ra xuối tắm không? Đứa nào yếu là chết liền. Khâu burn-in là như thế đấy.

Một IC thường hay chết sau và giờ chạy (do nhiều lý do khác nhau), cái này kêu là chết non (infant mortality) và đa số sẽ chết già sau vài chục năm làm việc. Số chết trẻ (vài tháng-năm) thì rất ít. Người ta dùng khâu burn-in để lọc mấy IC chết non ra. Bằng cách chạy với điện và nhiệt độ cao hơn. VD: Vcc =5.75V, temp=125 độ từ 12 tiếng trở lên. Những IC nào yếu sức sẽ chết liền. Sau đó sẽ làm FT để lấy mấy em chết non ra. Chừng 20 năm trước memory IC có khi có đến 80% là chết non.

[Paddy]

Flip chip rất thịnh nhàng trong những thứ như điện thoại DĐ, black berry. Những đô analog như op amp, DAC, v reg, temp sensor hay dùng loại package này lắm. Những loại này rất nhỏ, con 9 chân tớ thấy to chừng 30 mils mỗi chiều, và mỏng chừng 15 mils.

Lộn. Chừng 90 mils mỗi chiều.

[tarzanaly]

các bác có nói gì về em thì cứ xưng anh gọi chú cho thoải mái em mới đi làm có 2 năm thôi. Mà em rất khâm phục các bác, kiến thức uyên bác và ham mê với nghề thế. Nhìn sếp em mà em chẳng muốn làm. Lương sếp chẳng biết được bao mà cặm cụi làm mấy chục năm rồi; có khi còn chẳng bằng đứa bạn em mới tốt nghiệp làm bên IB; đi làm vẫn đi xe buýt , nhà vẫn ở thuê thế có chán không cơ chứ. Người yêu em nó thấy em kêu anh làm tiếp thế này thì kiểu gì cũng không giàu được là đã thấy buồn rồi. Em đã định chuyển, mà bác hithere lập lờ tin vui làm em khó nghĩ quá.

[hithere123]

Chào bác Paddy,
Cảm ơn bác đã dành thời gian dong chơi trên dientuvietnam để đóng góp những ý kiến bổ xung rất có ý nghĩa. Mong các bài viết tiếp theo của bác.

Chào bạn tarzanaly,
Người yêu bạn nói đúng đấy, làm kỹ sư không giàu được đâu, nhưng chắc là đủ tiền uống bia. Bạn có cơ hội tốt hơn thì theo mình bạn nên chuyển vì quan điểm của mình : gia đình luôn luôn là số một. Bạn làm việc ở Singapore thì hình như cách đây 7,8 năm làm engineer là oai lắm đấy (top-3) nhưng bây giờ xem ra đã "đuối" đi nhiều. Không biết có phải thế không?
Còn tin vui mình nói tới cũng chỉ là mình đang có một số tín hiệu vui để hy vọng thôi, chưa có gì cụ thể nên mình chưa nói được. Khi nào chắc chắn mình sẽ chia sẻ cùng mọi người.

Thân mến.

[hithere123]

Các bước tiến hành thiết kế layout vi mạch tương tự

Thiết kế layout là thể hiện hình vẽ các biểu tượng linh kiện tích cực và thu động trong mạch điện dưới dạng những khối đa giác hình học hay nói cách khác là việc chuyển hình vẽ các biểu tượng sang một dạng có thể sản xuất được. Dó đó, thông thường sẽ trải qua các bước sau (ví dụ cụ thể với Cadence):

[1] Làm việc ở cửa sổ Virtuoso Layout Window (Tools > Design Synthesis > …)

Ở bước này, công việc chính là “đọc” hình vẽ mạch điện, đặt tất cả các linh kiện lên “mặt bàn” sau đó sắp đặt các linh kiện theo đúng hướng dẫn trong mạch điện (linh kiện nào cần match, lưu ý các linh kiện nối trực tiếp tới pad, có yêu cầu đặc biệt về nhiệt hay không, …). Lưu ý việc đọc các linh kiện nên đọc ở chế độ “read only” cho “an toàn”.
Việc đặt các linh kiện và nối các đường dây phải tuân thủ theo một bộ tiêu chuẩn được cung cấp từ nhà sản xuất gọi là (Design Rule). Nếu vi phạm các tiêu chuẩn này thì có thể nói là chip sẽ không có khả năng sản xuất được. Kiểm tra các tiêu chuẩn này gọi là chạy DRC (design rule check)

[2] Chạy DRC (Virtuoso > Verify > DRC)

Để chạy DRC thì cần tối thiểu một bản layout và một file quy định các tiêu chuẩn .rul (file này rất quan trọng, do đó thường khai báo đường dẫn đến file này ở lựa chọn “Rules File”, hoặc file này sẽ được cài đặt sẵn). Sau khi chạy xong, chúng ta có thể nhìn thấy file kết quả và các thông báo lỗi. Thông thường trong lần chạy đầu tiên sẽ có khá nhiều lỗi (>>1000) nên để debug từng lỗi một chúng ta có thể vào Verify > Markers > Explain. Quá trình này chỉ kết thúc khi chúng ta có một bản báo cáo DRC “error free”. Đôi khi vẫn còn error nhưng nếu người kỹ sư biết chắc chắn có thể bỏ qua được thì tất cả error này cần được ghi lại cùng với lời giải thích để tiện truy cứu sau này.

[3] Chạy LVS

Ở bước này thông thường gồm hai bước, đầu tiên là linh kiện và các đường nối sẽ được đọc gược lại từ bản layout (extraction) sau đó là so sánh các đường nối (checking connectivity.) Nếu có bất kỳ sự khác biệt nào về số lượng linh kiện và đường nối thì cần phải tìm và sửa lại cho đến khi nhận được thông báo “LVS clean”. Nếu trong mạch điện có một linh kiện được nối tắt, thì LVS sẽ bỏ qua, do đó người thiết kế cần phải cẩn thận trong việc quyết định nối những linh kiện đó vào đường nguồn hoặc đất để đảm bảo không có lỗi về các linh kiện ký sinh.
Lưu ý: người kỹ sư thường phải làm thêm một bước “đóng gói mạch điện nguyên lý” thành một block với khai báo các pin vào/ra đầy đủ như một mạch IC hoàn chỉnh trước khi chạy LVS. Và khi chạy LVS cũng cần khai báo đường dẫn tới file VLSrul.

Sau khi hoàn thành layout tất cả các mạch ở mức block như vậy thì có thể tiến hành ghép “top”, nối đường nguồn, ESD, … Và cũng cần DRC và LVS clean trước khi xuất ra .gds file (File > Export > Streamout)

Đối với mỗi công ty thì quy trình có thể khác nhau nhưng chung quy lại thì những bước kể trên là trình tự công việc rất cơ bản mà một người kỹ sư layout vi mạch tương tự sẽ được đảm nhận.

Thân mến.

[robocon2011]

gửi anh hithere123! anh có thể viết một bài hoặc gủi cho em cách cài đặt phần mềm Virtuoso dc k ạ! em down dc bộ cài Virtuoso 6.13 ở trên diễn đàn này nhưng em tìmk thấy file setup đâu cả em k hiểu??anh có thể giúp em dc k ạ! nếu anh cảm thấy cái này làm dán đoạn bài viết thì anh có thể gửi mail cho em dc k ạ?cả hình ảnh và tiếng việt thì càng tốt ạ! em cảm ơn anh!

[hithere123]

Chào bạn robocon2011,

Mình chưa dùng thử phần mềm trên diễn đàn, nên cũng không biết phải giúp bạn thế nào. Theo kinh nghiệm của mình thì chỉ có việc thiết lập liên quan các file công nghệ lúc ban đầu hơi mất thời gian chút nhưng sau này lại rất tiện. Bạn thử liên hệ trực tiếp với tác giả nhờ giúp đỡ xem thế nào. Hoặc nếu có bạn nào làm DAE vô tình dạo qua diễn đàn thì rất mong sẽ dừng lại góp một vài ý về vấn đề này.

Rất mong.
P/S: Bạn thử trang diễn đàn này nhé: http://www.edaboard.com/forum88.html có thể có nhiều thông tin thú vị cho bạn.

[lntran]

Hi các bác,

Cài đặt Cadence tool thì mình quen làm lắm, để mình giới thiệu với các bác. Download cadence đơn giản nhất là từ website của cadence với điều kiện là các bác phải có account. Sau đó các bác phải kiếm license file. Cái này trên Emule nhiều lắm, lại chỉ vài chục KB nên download rất nhanh.

Bác dùng bản IC6.14 nên mình sẽ giới thiệu cách cài đặt loại này nhưng mình không recommend bác dùng version này đâu. Loại này dùng OpenAccess và có nhiều bug hơn bản cũ là 5.14, và bản mới có nhiều chức năng hơn nên chạy rất ỳ ạch. Mình bây giờ vẫn khoái dùng bản 5.14 hơn.

Các phần mềm của Cadence được chia ra làm các loại base, update, và hotfix release. Khi cài đặt các bác cài bản mới nhất (có thể là update hoặc hotfix), sau khi cài xong bản mới nhất này, cadence sẽ yêu cầu đưa bản base vào. Như vậy lúc nào cũng cần phải có base release để cài đặt.

Mấy cadence tool mới hiện nay thường cài đặt qua Installscape (mấy bản cũ không có). Thường mình vẫn dùng Installscape nhưng nếu không thích thì bác có thể không dùng.

Cadence IC bản mới không có phần mềm chạy mô phỏng nên các bác phải cài thêm MMSIM của cadence, hoặc Hspice của Synopsys. Mình khoái dùng Hspice hơn mmsim vì có thể đọc netlist (đọc netlist cũng hơn giống như đọc assembly code nên hơn khó với các bác mới sử dụng, nhưng rất advance). Nếu các bác làm layout thì cần cài thêm Assura của cadence để làm DRC, LVS, Extraction... Mình khoái dùng Calibre của Mentor graphics, kết hợp với starRCX của synopsys để làm cái này hơn.

Bác làm thử theo đây xem thế nào nhé.


Based on Ubuntu 8.04 install Cadence IC610 and MMSIM61 process:


Issues to be resolved in advance:

1, view the system free space, should be more than 6GB (own after you install the system into space by a 14.2GB 9.1GB) ~

2, C-shell installation
sudo apt-get install csh tcsh ksh
(In this update to ensure that your source did not change too - is that the initial installation of Linux, version, or you can not find csh)

3, the symbolic link netscape
$: Su
password:
#: Ln-s / usr / bin / mozilla / usr / bin / netscape
(Replacement without success, still can not open openbook ... In seeking skilled are pointing)

4, create a directory tmp
su
mkdir / usr / tmp
Give it read and write permissions
sudo chmod 755 / usr / tmp

5, 3D effects against
sudo geidt / etc/X11/xorg.conf
Add at the end:
Section "Extensions"
Option "Composite" "Disable"
EndSection

The other is to the libraries on the java installed (similar to libelf **, libso ** what).

(The above is under the users to install their own problems after installation of the preparation done before, and proved useful ~ ~)


Start the installation:

First, to have only one root partition
su
cd /
mkdir eda
cd eda
mkdir ic610
mkdir mmsim61
mkdir installscape% of this directory need to install installscape
chmod 777-R / eda% guarantee that the ordinary account can access this folder.

Second, extract the installation package, including: Base_IC610_lnx86_1of5.tar - Base_IC610_lnx86_5of5.tar five tar package; Base_MMSIM61_lnx86_1of2.tar and Base_MMSIM61_lnx86_2of2.tar two tar package, their first extract the good in XP, extract the first five hours package will be automatically placed in a folder IC610_lnx86.base, which are: CDROM1 ~ CDROM5. The latter two packages are automatically extracted to a folder. Then into linux, copy these two folders to the root directory of / tmp under.

3, ic610 installation process:
cd / tmp/IC610_lnx86.base/CDROM1% extract the directory entry
. / Setup.sh
Will appear:
Specify path of install directoty [or type [RETURE] to exit]: / eda/ic610 /
Do you have Installscape for lnx86 platform installed somewhere [y / n]: n
Do you want to install Installscape for lnx86 [y / n]: y
.
.
.
.
These installation steps of the original post has said very clearly, and also have the right, I will not elaborate, according to the original meaning of words copied:
1. Asked if installed installscape, answer No (n)
2. Asked if I need to install installscape, the answer is (y)
3. And then enter the directory to which you want to installscape installation: / eda/ic610, installscape installation is complete, pops up a graphical installation wizard, if the system does not lack any library (java libraries), then installation will be relatively smooth.
4. First, choose your source directory location, ie / tmp/IC610_lnx86.base/CDROM1
5. Manually install.
6. Then you will be asked which directory to install ic610, select: / eda/ic610
7. Then make sure to install the package, the whole election.
8. The next step is to wait a long installation process, as long as your CDROM1 ~ CDROM5 all in the same folder, it will automatically install the go, no need to enter CDROM2 ~ CDROM5 position. This step installs itself took about 1 hour.
9. After installation, the installation directory / eda/ic610 OA under the new directory called, for the next configuration. As follows:
cd / eda/ic610
mkdir OA
10. Enter / eda / installscape / iscape / bin directory, as follows:
cd / eda / installscape / iscape / bin
. / Iscape% run installscape
In the pop-up graphics interface (installation mmsim61 also needed to use installscape), click on config, still check all the installed components, in the event of OpenAccess to configure before you, all of the default or select (n), until the configuration OpenAccess, According to what prompted OpenAccess installation directory: / eda/ic610/OA

4, installation mmsim61
First, the method is run in accordance with the above installscape:
cd / eda / installscape / iscape / bin
. / Iscape.sh
Then click install from archive.
As installation and ic610.
Easy to write about here:
Installation source directory (start): / tmp / ~ / CDROM1% mmsim61 you unzip the original directory is still manual installation, install to the directory: / eda/mmsim61
After installation, enter mmsim61 installation directory, create a link, as follows:
$: Cd / eda/mmsim61
$: Ln-s tools.lnx86 tools

5, start configuration ic610:
1. Modification license
With gedit open license, in the first two lines by adding the following two sentences:
SERVER localhost ANY 5280
DAEMON cdslmd $ CDS_ROOT / tools / bin / cdslmd
Note: localhost is your machine name, such as the uncertainty in the terminal enter uname-a to see.
Save license to dat format (license.dat), and the license copy to / eda/ic610/share/license directory:
cp license.dat / eda/ic610/share/license /
2, configure the shortcut keys will / eda/ic610/tools/dfII/samples directory folder under the local copy to / eda/ic610/tools/dfII directory and the local directory of the file name cdsinit revised. Cdsinit.
cp / eda/ic610/tools/dfII/samples/local / ** / eda/ic610/tools/dfII /
mv / eda/ic610/tools/dfII/samples/local/cdsinit / eda/ic610/tools/dfII/samples/local/.cdsinit
3, configure the environment variables
. Bashrc in the user home directory, / home / usrname, as long as the show hidden files you can see, you can use the gedit editor
cd ~
gedit. bashrc
At. Bashrc add the following statement:
################################################## ##############################
export OA_HOME = / eda/ic610/OA
export CDS_ROOT = / eda/ic610
export MMSIM_ROOT = / eda/mmsim61
export CDS_LIC_FILE = 5280 @ localhost
export LM_LICENSE_FILE = $ CDS_ROOT / share / license / license.dat
export CDS_Netlisting_Mode = Analog
export PATH = $ CDS_ROOT / tools / bin: $ CDS_ROOT / tools / dfII / bin: $ MMSIM_ROOT / tools / bin: $ PATH
export MOZILLA_HOME = / usr / bin / netscape
alias lmli = '/ eda/ic610/tools/bin/lmgrd-c / eda/ic610/share/license/license.dat'
################################################## ##############################
export CDS_LIC_FILE = 5280 @ localhost, localhost is the host name, according to their own situation changes.
In the PATH variable to add $ MMSIM_ROOT / tools / bin this value. (This is different from the original paste, did not increase the original quote)
Save and exit the terminal enter: source. Bashrc
4, run in a terminal
$: Lmli
See what Bug, then you are prompted to solve.


Installation is complete, icfb & enter Cadence

Note: icfb & best run in tcsh or csh, otherwise, when you do not accidentally turn off your Bash terminal, you will quit the cadecce it is best to:
tcsh
icfb &
Then see what problems will arise, and then one by one solution ~

This is my own installation process, after the completion of two issues, one issue of Java libraries, the problem description you forgot, the following reference on-line solution
su
cd / root
vi 11% random a name, and then copy the contents into the following

#! / Bin / sh
# S. Correia
# 20071121
# A simple script to patch the java library in order
# To solve the problem with "Assertion 'c-> xlib.lock' failed."
# See bug http://bugs.sun.com/bugdatabase/view_bu ... id = 6532373
LIB_TO_PATCH = libmawt.so
for f in `find $ JAVA_HOME-name" $ LIB_TO_PATCH "`
do
echo "Patching library $ f"
# Sudo sed-i 's / XINERAMA / FAKEEXTN / g' "$ f"
sed-i 's / XINERAMA / FAKEEXTN / g' "$ f"
done

: Wq
Then run
./11


The second question: Locking assertion failure. Backtrace:
................ Has not been a perfect solution, a lot of information in online search, it was said that the library issue, it was also said to be a java bug, individuals tend to be java a bug, many foreign programs in linux with graphical user interface have also encountered such problems, given the many solutions, but nothing that is similar to the above, the first solution to the problem, for me, regardless of use, receive adequate guidance in this request. But this do not affect the use of Cadence (at least not found in their present). Finally, before each into cadece best first lmli about, or after the operation may be prompted to enter license faile error.

Cheers.

[robocon2011]

bác có thể hướng dẫn em cách đăng kí dc k ạ? em đăng kí mấy hôm này rùi mà k dc. khó ở phần dk password ấy dk mãi mà k dc??

[lntran]

Hi bác Robocon2011,

Password thì bác cứ đặt ra thôi có gì khó đâu. Bác cứ đặt password có cả chữ hoa, chữ thường, số và ký tự đặc biệt là được. Nhưng loại account cho phép download thì lại khác. Bác phải có một địa chỉ email của công ty là khách hàng sử dụng cadence. Điều này có nghĩa là bác là khách hàng của cadence. Bác đưa địa chỉ email này và một số (mình không nhớ gọi là gì). Số này gắn với khách hàng sử dụng cadence. Bác mở license file của công ty ra sẽ thấy ngay. Mình làm cho Broadcom nên có account của cả Cadence, Synopsys, và Mentor graphics.

Cheers.

[tinykhang]

Xin chào anh Intran,
Em thấy anh có account của Synopsys nên mạo muội xin anh down giúp em bộ 90nm Interoperable PDK của Synopsys được không ạ?
Link của nó đây http://www.synopsys.com/Community/Un.../90nmiPDK.aspx
Vì em không có account nên không down được. Mong anh giúp đỡ.
Email của em: tinykhang@yahoo.com nếu được anh gửi qua mail cho em luôn nhé.
Cảm ơn anh.