Thông báo

**lntran** · 19-07-2010, 04:37

Hi bác Tinykhang,

Bác vào đây mà download này:
http://www.megaupload.com/?d=J27FM97T
Cái này nhỏ xíu, có 15 MB nên mình cũng không biết nó có cái gì nữa. Thường một lib phải từ vài trăm MB đến vài GB. Nhưng bác cứ dùng thử xem.

Cheers.

**tinykhang** · 19-07-2010, 09:37

Xin cảm ơn anh Intran,

Vì em mới là sinh viên và đang nghiên cứu nên lib mà em nhờ anh down là phiên bản sinh viên. Nó rất hạn chế về số lượng device. Em không biết phải kiểm PDK đầy đủ ở đâu cả. Nếu anh có và chia sẽ cho đàn em thì tốt quá.

Em mong là sẽ được.
Xin cảm ơn anh lần nữa.

**hithere123** · 19-07-2010, 15:58

@ bác lntran: cảm ơn bác đã nhiệt tình chia sẻ, diễn đàn cần lắm những người có lòng như bác. Mà không biết khi bác chuyển sang Broadcom bác có kéo các đồng nghiệp cũ của bác đi cùng không? Theo như em được biết khi Qimonda gặp chuyện, kỹ sư thiết kế số (DRAM) cho Qimoda bị ảnh hưởng nhiều lắm vì kỹ thuật làm cho Qimonda sang chỗ khác không dùng được.

Trong bài viết của bác, em thấy bác đề cập tới HSPICE nên cũng muốn chia sẻ một vài nhận định mang tính cá nhân về chuyện đọc netlist của thằng này.

Nguyên văn bởi lntran Xem bài viết

Mình khoái dùng Hspice hơn mmsim vì có thể đọc netlist (đọc netlist cũng hơn giống như đọc assembly code nên hơn khó với các bác mới sử dụng, nhưng rất advance).

Thông thường khi thiết kế xong mạch điện, người kỹ sư sẽ phải xây dựng test bench để chạy mô phỏng. Ở đây có hai cách (hai trường phái hay làm): một là thêm các biểu tượng nguồn, dụng cụ đo, … vào ngay bản vẽ mạch điện (nói cách khác là xây dựng “cứng” các thành phần test bench) sau đó netlist và chạy mô phỏng; hai là netlist mạch điện riêng, sau đó xây dựng một file test-bench “mềm” (tức là thêm nguồn áp ,nguồn dòng, phép đo, vvv bằng các “dòng text” và include file netlist mạch điện vào trong đó rồi chạy mô phỏng). Với cách thứ hai này, test-bench được xây dựng rất linh hoạt và mạch điện sẽ đảm bảo chắc chắn là không bị “đụng chạm” vì giả sử chẳng may khi thay đổi test-bench "cứng", vô tình thay đổi một kết nối mạch điện nào đó thì sẽ rất phiền, hay mỗi lần thay đổi test-bench lại phải netlist lại. Cái này cũng có cái lợi nữa là một ông ở Mỹ nếu muốn tự mình kiểm tra cái mạch điện thằng kỹ sư Việt Nam thiết kế ra sao thì chỉ cần bảo nó gửi cho cái file netlist mạch điện, thế là đủ, vừa tiện lại vừa nhỏ gọn. Và em thì theo trường phái thứ hai này.

Mong bác tiếp tục chia sẻ những bài viết có giá trị và bổ ích để mọi người cùng học hỏi.

Thân mến.

**hithere123** · 19-07-2010, 18:34

Matching trong layout vi mạch tương tự

Một trong những yêu cầu cơ bản của các thành phần mạch điện (cả linh kiện tích cực và thụ động) là những đặc tính, phẩm chất chính càng chính xác càng tốt, đặc biệt là với mạch điện tương tự. Ví dụ, trong mạch khuếch đại vi sai, hai link kiện transistor cơ bản cần phải có đặc tính giống nhau “y hệt”, hay ta thường nói chúng phải match với nhau. Trong thực tế, các mạch điện tương tự truyền thống thiết kế trên bản mạch in PCB, rất khó để đảm bảo yêu cầu match đối với các linh kiện rời rạc, và đây cũng là một lý do tại sao chúng ta cần vi mạch. Tất nhiên là không thể đảm bảo yêu cầu match cho tất cả các linh kiện, nhưng một số mạch điện điển hình được liệt kê dưới đây, yếu tố matching là rất cần thiết:

[1] Gương dòng điện: mạch này rất hay được dùng, và gương có “tốt” hay không là được quyết định bởi sự giống nhau của các đặc tính điện của thành phần tạo gương. Tùy vào yêu cầu cần gương tốt hay gương vừa vừa mà ta sẽ có kiểu match phù hợp.

[2] Cặp vi sai: mạch này cực kỳ quan trọng với vi mạch tương tự và phẩm chất của các mạch khuếch đại phụ thuộc chủ yếu vào sự giống nhau của hai transistor tạo thành cặp vi sai. Do đó, cặp vi sai luôn luôn đòi hỏi matching tốt nhất có thể.

[3] Điện trở trong các mạch tạo điện áp tham chiếu: trong các mạch loại này, giá trị điện trở có thể thay đổi nhưng tỷ lệ giữa chúng cần phải giữ không đổi vì nó sẽ ảnh hưởng tới giá trị của điện áp tham chiếu. Do đó, điện trở cho các mạch điện loại này cũng cần được ưu tiên matching cao nhất có thể.

Các yếu tố ảnh hưởng đến matching

Trước khi đề cập tới các kỹ thuật layout dùng cho matching, chúng ta đảo qua khái niệm mismatch một tí. Giả sử có hai linh kiện transistor lưỡng cực giống hệt nhau, nhưng khi đo Vbe chúng ta thu được hai giá trị 0.7V và 0.705V, vậy mismatch sẽ là 0.005V. Người ta chia mismatch thành mismatch có tính hệ thống (systematic mismatch) và mismatch có tính ngẫu nhiên (random mismatch). Và chúng được tính dựa vào số liệu đo thực tế từ N mẫu thông qua hai công thức độ lệch trung bình (mean deviartion) cho mismatch có tính hệ thống và độ lệch tiêu chuẩn mẫu (standard deviation) cho mismatch có tính ngẫu nhiên. (Cái này gúc là ra ngay công thức). Diễn giải nôm na thì nó là thế này: độ lệch có tính hệ thống tức là độ lệch được gây ra bởi một cơ chế mà có ảnh hưởng tới tất cả các mẫu theo cùng một cách thức; còn độ lệch tiêu chuẩn mẫu là độ lệch gây bởi những tác động có tính thống kê (ngẫu nhiên) trong quá trình sản xuất hoặc phẩm chất của vật liệu. (hình như câu này vẫn khó hiểu). Trong layout thì cần phải đạt được yêu cầu về độ lệch 3-sigma (giá trị tuyệt đối trung bình + 3*độ lệch tiêu chuẩn mẫu).

Như vậy, mismatch có tính ngẫu nhiên bắt nguồn từ những sự thay đổi rất nhỏ trong kích thước, pha tạp, chiều dày oxide, … và những thông số này không thể được triệt tiêu nhưng có thể làm làm giảm ảnh hưởng của chúng bằng việc lựa chọn giá trị và kích thước của các linh kiện. Mismatch có tính hệ thống bắt nguồn từ những yếu tố như giá trị trở kháng các tiếp điểm, sự tương tác qua lại trong quá trình khuếch tán, các ảnh hưởng cơ khí, chiều hướng tỏa nhiệt, chiều dòng điện, …Và kỹ thuật matching trong layout là kỹ thuật sắp xếp các linh kiện sao cho chúng ít nhạy cảm nhất với những nguồn gây mismatch như:

+ biến đổi nồng độ pha tạp ( ví dụ ảnh hướng tới điện trở vuông, …)

+ bề mặt hình răng cưa của các lớp vật liệu

+ sai số quá trình quang khắc bao gồm sai số mask, cảm quang, … ( ví dụ ảnh hưởng tới giá trị bề rộng linh kiện, chiều dài hiệu dụng, …)

+ sai số quá trình ăn mòn
….

Một số nguyên tắc matching cơ bản trong layout

+ Khoảng cách giữa các linh kiện nhỏ (giảm ảnh hưởng gradient)

+ kích thước linh kiện lớn (giảm ảnh hưởng random)

+ sử dụng các layout đơn vị tiêu chuẩn (ví dụ layout mạch gương dòng tỷ lệ 1:2, thì thay vì layout một mosfet có W = 10um đặt cạnh một mosfet có W=5u, ta đặt hai mosfet có W=5um nối song song với nhau cạnh mosfet có W = 5um.)

+ không sử dụng những hình dạng “kỳ quái” (ví dụ một cái hình chữ I đặt cạnh một cái hinh chữ L, mặc dù đảm bảo cùng chiều dài)

+ chú ý đến chiều đặt linh kiện, tuyệt đối không xoay 90o hai linh kiện với nhau. Ví dụ cùng một dòng chảy vào hai linh kiện, thì một cái sẽ có sai khác deltaX một cái sẽ có sai khác deltaY do sai số quang khắc và ăn mòn theo chiều X và Y là khác nhau.

+ dùng các linh kiện làm “hình nộm” (dummy devices). Ví dụ một dãy gương dòng điện thì linh kiện đầu hàng và cuối hàng sẽ không giống như các linh kiện ở giữa hàng, do đó nên đặt hai linh kiện dummy ở cả hai đầu để đảm bảo tất cả các linh kiện đều là “trong hàng” cả, không phân biệt đầu hàng và cuối hàng.

Trên đây là một số kinh nghiệm cóp nhặt được liên quan tới kỹ thuật matching khi review layout, rât mong nhận được thêm các ý kiến đóng góp bổ xung từ mọi người.

Rất mong.

**lntran** · 21-07-2010, 05:57

Hi các bác,

Mình có Design tip của Qimonda giới thiệu khá kỹ với một số kỹ thuật design và matching. Để mấy hôm nữa mình tìm thấy sẽ post lên với mọi người. Bây giờ Qimonda đóng cửa rồi nên đưa lên cũng không sao. Cho mình bổ sung một chút về matching. Nếu các bác sử dụng những advance technology như 40nm... random process variation rất lớn, đặc biệt là doping concentration fluctuation. Tất cả các mạch sử dụng những công nghệ này (kể cả số lẫn tương tự) đều phải sử dụng dummy polysilicon line. Thậm chí standard cell đặt theo chiều dọc, và theo chiều ngang cũng khác nhau (vì gate theo 2 hướng khác nhau). Hiệu ứng này đặc biệt rõ ràng với strained silicon. Electron mobility của transistor theo một chiều lớn hơn theo một chiều khác. Vì vậy với những công nghệ mới, người thiết kế thường đặt transistor theo một hướng duy nhất.

Cheers.

**robocon2011** · 21-07-2010, 17:14

Nguyên văn bởi lntran Xem bài viết

Hi bác Robocon2011,

Password thì bác cứ đặt ra thôi có gì khó đâu. Bác cứ đặt password có cả chữ hoa, chữ thường, số và ký tự đặc biệt là được. Nhưng loại account cho phép download thì lại khác. Bác phải có một địa chỉ email của công ty là khách hàng sử dụng cadence. Điều này có nghĩa là bác là khách hàng của cadence. Bác đưa địa chỉ email này và một số (mình không nhớ gọi là gì). Số này gắn với khách hàng sử dụng cadence. Bác mở license file của công ty ra sẽ thấy ngay. Mình làm cho Broadcom nên có account của cả Cadence, Synopsys, và Mentor graphics.

Cheers.

bác ơi em muốn download phần mềm cơ ạ! bác có thể cho em cái link phần mềm của bác dc k a?em đang là sinh viên nên k đủ điều kiện để download rồi! à nhân tiện đây bác cho em hỏi luôn là: phần mềm này có cài dc trên Win7 k ạ? hay là chỉ cài trên linux và unbuntu thôi ạ? em cài theo hướng dẫn của bác mà k hiểu vào đâu nữa! vì em k dịch hết dc tiếng anh nên bó tay! mong bác giúp em! em cảm ơn bác nhiều!

**lntran** · 22-07-2010, 00:33

Hi Robocon2011,

Nếu em định làm việc trong ngành thiết kế IC thì nên quên Windows đi. Các EDA software thường chạy trên Solaris, Linux, và chỉ một ít chạy trên Win. Các công ty cũng chỉ sử dụng Solaris và Linux mà thôi. Nếu bác đã thành thạo trên Linux thì sẽ thấy không cần sử dụng Win nữa. Những phần mềm làm việc trên Win đều có trên linux hết ví dụ Matlab, Modelsim...

Ngày trước các EDA thường chạy trên Solaris, theo mình nghĩ vì Solaris sử dụng chip Sparc của Sun. Hiện nay các chip của Intel và AMD đã rất tốt nên mình thấy mọi người chỉ dùng Solaris cho front-end server, còn back-end thường là chạy Redhat. Front-end sử dụng Solaris vì chip Ultrasparc có đến 8 hoặc 16 core, mỗi core chạy được 8 thread đồng thời nên chip Ultrasparc có thể phục vụ được nhiều user cùng lúc. Nhưng đến khi chạy phần mềm thì cần dùng chip của Intel hoặc AMD.

Các EDA software mà mọi người lấy trên mạng thường là loại chạy cho Linux. Loại này tốt nhất là cài đặt trên Redhat, hoặc CentOS (Redhat clone). Nhưng nếu các bác sử dụng máy tính ở nhà với nhiều mục đích khác nhau thì Redhat là một hệ điều hành rất không cập nhật, thiếu driver cho phần cứng mới, thiếu software mới. Các bác có thể sử dụng fedora để thay thế nhưng fedora độ ổn định kém thường hay lỗi. Với loại này cách dung hòa tốt nhất là sử dụng Opensuse. Opensuse khá giống SLED cũng là hệ điều hành máy chủ chạy EDA, những cũng rất cập nhật, và tương đối ổn định. Ubuntu mình cũng dùng khá nhiều. Nói chung là không có vấn đề gì nhưng mình đã từng gặp vấn đề tương thích khi cài 40nm Library của STMicroelectronics. Thêm một điểm nữa EDA thường tương thích với C shell hơn bash shell, trong khi các linux mà mọi người thường dùng là sử dụng bash shell là default.

@Robocon2011 Mình thấy mình hướng dẫn như vậy là rõ quá rồi mà. Bác nói bác không dịch được tiếng Anh thì mình thật không biết phải dịch thế nào cho bác hiểu. Nói một cách đơn giản, bác mở terminal, chuyển sang C shell, chuyển sang supervisor. Sau đó bác tạo một vài thư mục để cài đặt. Sau đó vào trong đĩa CD1 của Cadence IC rồi chạy file Setup.sh. Đây là script file bác chỉ việc gõ lệnh ./Setup.sh là xong. Sau đó nó hỏi bác cái gì thì bác trả lời và làm theo hướng dẫn. Sau khi cài đặt xong thì phải setup license file và environment variables. Mấy cái này mình cũng đã hướng dẫn rất rõ ràng.

Cheers.

**robocon2011** · 22-07-2010, 22:15

em cảm ơn anh Intran em sẽ thử ạ! có j khó khăn mong anh giúp đỡ em với! vì đây là lần đầu tiên em làm việc với Unbuntu!

**thuclh** · 24-07-2010, 01:52

Chà bác hithere123 tích cực quá nhỉ. Sao vẫn có thằng cu được nhỉ,

,

.

**hithere123** · 27-07-2010, 18:20

@thuclh: Còn ngồi đấy mà spam à. Nếu vẫn còn ham mệ thì viết bài chia sẻ kinh nghiệm gặp phải khi thiết kế hay giới thiệu phân tích sơ đồ một số IC thông dụng đi, rất có ích cho cộng đồng đấy.

Thân mến.
P/S: mà thăng cu thì liên quan gì đến tích cực nhỉ? Nhớ giới thiệu và bảo mấy đứa khác tham gia viết bài nhé.

**robocon2011** · 01-08-2010, 11:11

Nguyên văn bởi lntran Xem bài viết

Hi Robocon2011,

Nếu em định làm việc trong ngành thiết kế IC thì nên quên Windows đi. Các EDA software thường chạy trên Solaris, Linux, và chỉ một ít chạy trên Win. Các công ty cũng chỉ sử dụng Solaris và Linux mà thôi. Nếu bác đã thành thạo trên Linux thì sẽ thấy không cần sử dụng Win nữa. Những phần mềm làm việc trên Win đều có trên linux hết ví dụ Matlab, Modelsim...

Ngày trước các EDA thường chạy trên Solaris, theo mình nghĩ vì Solaris sử dụng chip Sparc của Sun. Hiện nay các chip của Intel và AMD đã rất tốt nên mình thấy mọi người chỉ dùng Solaris cho front-end server, còn back-end thường là chạy Redhat. Front-end sử dụng Solaris vì chip Ultrasparc có đến 8 hoặc 16 core, mỗi core chạy được 8 thread đồng thời nên chip Ultrasparc có thể phục vụ được nhiều user cùng lúc. Nhưng đến khi chạy phần mềm thì cần dùng chip của Intel hoặc AMD.

Các EDA software mà mọi người lấy trên mạng thường là loại chạy cho Linux. Loại này tốt nhất là cài đặt trên Redhat, hoặc CentOS (Redhat clone). Nhưng nếu các bác sử dụng máy tính ở nhà với nhiều mục đích khác nhau thì Redhat là một hệ điều hành rất không cập nhật, thiếu driver cho phần cứng mới, thiếu software mới. Các bác có thể sử dụng fedora để thay thế nhưng fedora độ ổn định kém thường hay lỗi. Với loại này cách dung hòa tốt nhất là sử dụng Opensuse. Opensuse khá giống SLED cũng là hệ điều hành máy chủ chạy EDA, những cũng rất cập nhật, và tương đối ổn định. Ubuntu mình cũng dùng khá nhiều. Nói chung là không có vấn đề gì nhưng mình đã từng gặp vấn đề tương thích khi cài 40nm Library của STMicroelectronics. Thêm một điểm nữa EDA thường tương thích với C shell hơn bash shell, trong khi các linux mà mọi người thường dùng là sử dụng bash shell là default.

@Robocon2011 Mình thấy mình hướng dẫn như vậy là rõ quá rồi mà. Bác nói bác không dịch được tiếng Anh thì mình thật không biết phải dịch thế nào cho bác hiểu. Nói một cách đơn giản, bác mở terminal, chuyển sang C shell, chuyển sang supervisor. Sau đó bác tạo một vài thư mục để cài đặt. Sau đó vào trong đĩa CD1 của Cadence IC rồi chạy file Setup.sh. Đây là script file bác chỉ việc gõ lệnh ./Setup.sh là xong. Sau đó nó hỏi bác cái gì thì bác trả lời và làm theo hướng dẫn. Sau khi cài đặt xong thì phải setup license file và environment variables. Mấy cái này mình cũng đã hướng dẫn rất rõ ràng.

Cheers.

bác Intran ơi to mấy foder đó có thể tạo bằng tay k ạ! em em như hướng dẫn k dc a? mong bác giúp em!

**lntran** · 02-08-2010, 02:33

Hi bác Robocon2011,

Mấy cái tạo folder đơn giản này bác hãy tự tìm trên google đi. Mình không phải không muốn chỉ cho bác nhưng cái này quá đơn giản, bác nên tự tìm hiểu. Khi nào bác gặp vấn đề lớn mình sẽ giúp.

Cheeers.

**hithere123** · 16-08-2010, 14:07

Làm việc với bộ phận Layout

Hiện nay, công việc thiết kế mạch điện và công việc layout mạch điện được tách ra cho hai bộ phận chuyên trách là thiết kế và layout, mặc dù họ ở trong cùng một đội (trước đây, đa số trường hợp là người kỹ sư thiết kế tự layout mạch điện của chính mình.) Và đôi khi công việc layout không yêu cầu kỹ sư nắm rõ mạch điện mà chỉ cần hiểu rõ ở mức linh kiện và thành thạo sử dụng các tính năng của phần mềm thiết kế. Do đó, xuất hiện một số yêu cầu mang tính tổng quát khi tương tác với bộ phận layout để công việc được tiến hành trơn tru nhất.

[1] Với bộ phận thiết kế

- Cần chỉ rõ trong bản vẽ mạch điện tất cả các linh kiện có yêu cầu về matching, đồng thời với yêu cầu về mức độ matching. Ví dụ, với yêu cầu cao nhất về mức độ matching thì người kỹ sư layout sẽ không đặt đường dây kim loại (metal) đi ngang qua các linh kiện vì thông thường các đường dây kim loại này sẽ làm thay đổi giá trị linh kiện. Đặc biệt với mạch điện delta Vbe.

- Cần mô tả các đường dây nối có dòng điện lớn chạy qua, thường là sẽ làm đậm đường dây đó lên, nhưng tốt nhất là ghi giá trị dòng điện chạy qua vì như thế người kỹ sư layout có thế tính toán được kích thước bề rộng đường dây nối.

- Nếu cần thiết “star-ground” cho từng khối thì cũng cần phải chỉ rõ đường nguồn và đất trong bản vẽ. Như thế người kỹ sư layout sẽ biết là cần phải tạo đường nguồn và đất riêng cho khối đó.

- Một số tín hiệu quan trọng và nhậy cảm cũng nên được chỉ ra rõ ràng là cần được shield ở mức độ nào. Mức độ cao nhất là tạo “một ống kim loại” bao bọc đường dây tín hiệu đó.

[2] Với bộ phân kiểm tra (test)

Bộ phận layout nhất thiết phải nhận được sự đồng ý từ bộ phận test về bản floorplan của mình trước khi tiến hành các bước kế tiếp, nếu không sẽ phải trả một giá rất đắt sau này. (Giá cho probe card tính theo đơn vị ngàn USD). Thông tin về vị trí pad, số lượng pad, kích thước pad và bonding là rất quan trọng.

Trên đây là một số nhặt nhạnh của bản thân trong quá trình làm việc/quan sát sự tương tác giữa bộ phận layout và bộ phận thiết kế cũng như với bộ phận test. Tất nhiên là còn có những tương tác với các bộ phận khác nữa như bộ phận fab nhưng chưa đủ thông tin để có thể tổng hợp trong bài viết này, rất mong nhận được những ý kiến đóng góp bổ xung từ mọi người để bài viết được hoàn thiện hơn.

Thân mến.

**tonyvandinh** · 16-08-2010, 20:13

Nguyên văn bởi robocon2011 Xem bài viết

bác Intran ơi to mấy foder đó có thể tạo bằng tay k ạ! em em như hướng dẫn k dc a? mong bác giúp em!

Bạn nên dùng superuser khi chạy installation thì sẽ kô bị trở ngại về tạo folder.

sudo ./setup

**cachep** · 02-09-2010, 05:41

Viettel tuyển 2 người học thiết kế IC ở trường KAIST, Hàn Quốc

Xin chào tất cả mọi người,

Trước hết chúng tôi, phòng Nghiên cứu-Phát triển và Ứng dụng (NCPT&UD) Tập đoàn Viễn thông Quân đội Viettel, cảm ơn tất cả mọi người đã quan tâm và đã gửi hồ sơ dự tuyển. Chúng tôi luôn luôn rộng mở với các ứng viên đam mê nghiên cứu công nghệ cao.
Hiện nay, phòng chúng tôi có một long-term project liên quan đến lĩnh vực IC Design. Chúng tôi có hợp tác về đào tạo và phát triển công nghệ với một số Lab nghiên cứu ở trường KAIST, trường nghiên cứu số 1 của Hàn Quốc về lĩnh vực Electrical Engineering cũng như IC Design.
Vì lý do đó, chúng tôi muốn tuyển 4 người. Và 4 người này sẽ cạnh tranh để có 2 người đi du học tại KAIST, Hàn Quốc. 2 người này sẽ học Master bằng tiếng Anh và làm việc tại một lab danh tiếng ở đó vào kỳ mùa xuân 2011. Trong thời gian làm Master tại Hàn Quốc, 2 người này sẽ vừa học vừa nghiên cứu trong dự án của phòng chúng tôi hợp tác với lab đó. Lĩnh vực nghiên cứu cũng chính là thế mạnh của lab đó: CMOS IC Design.
Sau đây là quyền lợi của 2 người được đi Hàn Quốc:
1)Được học và làm việc trong môi trường chuyên nghiệp đẳng cấp thế giới. (KAIST là trường số 1 Hàn Quốc về Electrical Engineering, trên 90% các courses học đều dùng tiếng Anh). Làm Master ở Hàn Quốc có tính chất thực nghiệm rất cao và có nhiều cơ hội được cập nhật các công nghệ mới nhất.
2)IC Design là lĩnh vực công nghệ cao và cũng là nghành công nghệ chiến lược. Trong tương lai, Việt Nam không thể không cần nó. Do đó triển vọng của các ứng viên là rất cao.
3)2 người đi học Master, ngoài học bổng của KAIST và các khoản phụ cấp khác, sẽ được nhận lương của Viettel hàng tháng. 2 Master candidates sẽ được đảm bảo ổn định vật chât khi sống bên Hàn.
4)Khi kết thúc khóa học, 2 người này sẽ được làm việc và đãi ngộ cao tại Phòng Nghiên cứu-Phát triển và Ứng dụng.
Chú ý: Trong 4 người, sẽ có 2 người đi Hàn Spring 2011, còn 2 người sẽ làm việc tại phòng NCPT&UD liên quan đến dự án của chúng tôi ký kết với Hàn Quốc. Và cơ hội để họ đi học tiếp vào Fall 2011 tại Hàn còn rộng mở.
Sau đây là yêu cầu của chúng tôi đối với các ứng viên:
1)Tốt nghiệp đại học từ bằng Khá trở lên ở các ngành học liên quan đến Điện tử-Viễn thông, có kiến thức tốt về lý thuyết mạch, mạch điện tử bán dẫn và hệ thống viễn thông.
2)Có điểm International TOEFL (PBT trên 560, iBT trên 83, CBT trên 220), TOEIC trên 720 , TEPS trên 599, hoặc IELTS 6.5. (Các điểm có thời hạn trong vòng 1 năm)
3)Đây là link apply vào KAIST, deadline cũng như các yêu cầu cũng được ghi rõ ràng ở đó. Mọi người chú ý là deadline để nộp đơn vào KAIST là 30-09-2010. http://admission.kaist.ac.kr/03_inte...sub2_tab1.html
4)Các ứng viên chủ động nộp hồ sơ vào KAIST. (Tuy nhiên cơ hội để mọi người được nhận vào KAIST là sẽ thấp nếu như không có liên kết của chúng tôi. Lab chúng tôi chọn là 1 lab có thứ hạng và uy tín, do đó khả năng các ứng viên đã được vào KAIST rồi mà được vào lab đó cũng không hẳn đã cao, vì mọi người phải cạnh tranh với những sinh viên giỏi của Hàn Quốc. Thêm vào nữa, khi học ở KAIST với học bổng của trường các master candidates sẽ rất vất vả, khoản tài chính của chúng tôi cung cấp sẽ đảm bảo cho các ứng viên. Do đó, các ứng viên cần có sự đồng ý của chúng tôi và giáo sư Hàn Quốc để có thể học và làm việc tại KAIST một cách tốt nhất.
5)Ứng viên có nghĩa vụ làm việc 3 năm cho Viettel sau khi hoàn tất khóa học tại Hàn Quốc. (Ứng viên vẫn có cơ hội đi làm tiếp PhD sau khi về nước và làm việc tại Viettel).
Nội dung hồ sơ (Tất cả các thông tin đều bằng tiếng Anh):
1)Thông tin cá nhân và ảnh
2)Quá trình học tập và làm việc (Gần nhất lên đầu). Ghi điểm tổng kết, loại bằng.
3)Kết quả nghiên cứu và các giải thưởng (Publications, Award).
4)Các project đã từng làm. Vị trí của ứng viên trong project đó, tình trạng của project.
5)Các kỹ năng của ứng viên (Matlab, ADS,…)
6)Một bài tự luận ngắn về bản thân bằng tiếng Anh. (Nêu rõ lý do tại sao ứng viên muốn apply và khả năng cũng như cá tính của ứng viên). Yêu cầu dưới 1000 từ.
7)Điểm tiếng Anh
8)Các thông tin khác.
9)Hồ sơ được viết bằng tiếng Anh dưới dạng 1 file pdf.

Chúng tôi mong muốn các ứng viên sẽ sớm gửi hồ sơ vào địa chỉ e-mail: lequan@viettel.com.vn
(Những hồ sơ gửi sớm sẽ có lợi thế so với những hồ sơ gửi muộn)
Chúng tôi xin cảm ơn sự quan tâm của mọi người. Chúc mọi người sức khỏe và thành công!

Thông báo

Analog IC design

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Comment

Về tác giả

Bài viết mới nhất