Từ cát đến chip.

[tarzanaly]

cảm ơn mọi người; nhiều bài viết hay lắm
tình cờ tìm được forum này thật là may mắn, mọi người rất là dedicated; mong là được chia sẻ, đóng góp nhiều

[Paddy]

Nhân viên IV

Thấm thoát đã 35 năm từ hồi kết cục chiến tranh VN. Tiện đây nó thêm về những người VN đầu tiên làm trong kỹ nghệ điện tử.

Sau 1975 đa số các người VN đến Mỹ là lính của VNCH. Một số những người này làm trong ngành bảo trì máy bay, ngành điện tử vô tuyến. Một số có khả năng sinh ngữ cao (qua trường học hoặc giao tiếp với lính Mỹ).

Khi họ về vùng thung lũng điện tử thì họ khám phá ra ngành bảo trì máy móc trong Fab nói riêng, hay trong ngành điện tử nói chung cũng không có gì khác với nghề họ đã làm tại VN. Các hãng điện tử lúc đó rất cần người. Chính vì thế mà trong cuối thập niên 70, người VN đổ xô nhau về vùng này kiếm ăn. Rồi những người này truyền tai những người trong quân ngũ với họ và dẫn nhau vô làm.

Những người ăn nói khá, biết về điện tử thì làm sửa máy (technician). Yếu hơn thì làm operator. Những người trình độ hơn thì vừa làm vừa học lấy bằng KS rồi làm KS.

Thêm vào đó có một số manager của các hãng này là cựu quân nhân Mỹ đã tham chiến tại VN. Họ giúp đỡ những người VN mới đến này rất nhiều.

Kết quả là rất nhiều dân làm trong fab từ gốc không quân và hải quân. Từ binh nhì tới tướng cũng có mặt trong ngành điện tử này (nói chung).

Sau đó thì tới đợt dân vượt biên qua. Những người qua sau này thấy ngành này dễ kiếm ăn nên đổ xô nhau đi học về ngành này. Mót đi làm thì học cấp tốc, không thì học 2 năm, muốn lương cao thì học KS luôn. Cuối cùng thì trong ngành điện tử chỗ nào cũng có người VN ta.

Những buổi đầu này ít người VN có bằng cấp cho nên có câu nói chồng tách vợ ly. Tách = technician, ly = assembly = là nghề lắp ráp bo điện.

[Paddy]

Thinfilms II



Trở về với phần thinfilm.

Trước khi dẫn dây điện thì cần một lớp cách điện (dielectric layer). Lớp cách điện đầu tiên này kêu là D1.

Theo hình trên thì muốn trải một lớp D1 thì hơi khó vì nó không phải là một mặt phẳng.

Thường thì lớp D1 này dùng process kêu là SOG (spin on glass, có chỗ thì kêu là spun on glass).

Cách làm thì giống như tráng mực cảm quan đã nói phía trên. Tức là wafer được bỏ lên một cái đĩa, quay một vận tốc nào đó rồi "nhỏ" mực lên tâm của wafer. Lực ly tâm làm mực trải đều ra trên mặt wafer thành một lớp mỏng.

Trong SOG thì cũng như vậy thôi. Nhưng thay vì dùng mực thì họ dùng một chất thủy tinh trong thể lỏng. Đây là một chất có nhiều solvent nên rất dễ cháy. Nó thường được chứa trong tủ lạnh (loại chống nổ) để bảo quản lâu vì ở nhiệt độ cao chất này bốc hơi nhanh và nói biến thành dạng thủy tinh cứng như kiếng cửa sổ.

Máy SOG thì chạy như thế này:

1. Wafer đưa lên chuck (đĩa), lực chân không sẽ hút wafer xuống chuck.
2. Quay chuck.
3. Phun nước DI (deinonized) cho sạch mặt wafer.
4. Phun IPA (cồn) cho khô nước.
5. Phun chất SOG, thay đổi độ quay để có độ dầy theo ý muốn.
6. Đưa qua lò nướng từ 200-300C cho khô chất lỏng SOG và biến nó thành thủy tinh.

Thường thì process này được lập lại vài lần để mặt wafer thật phẳng. Tại sao cần phẳng ? Tại vì tới khâu kế tiếp để trải dây điện lên, nếu lồi lõm quá lớp dẫn điện sẽ không đều, dễ bị đứt.

Những nguy hiểm trên khâu SOG:

1. Chất dễ cháy: SOG và IPA.
2. Khi lau chùi máy phải dùng acid HF. Chỉ có acid này mới ăn được thủy tinh thôi. Chất này không làm cháy da nhưng lại thấm qua da và ăn thủng xương.

[just2fun]

Bài viết hay va tâm đắc quá! Mà lâu rồi ko thấy Paddy viết bài mới vậy?Tiếp đi tiền bối .thankssssss

[mtcmos]

@Bác Paddy, bây giờ người ta dùng 300 wafer (lâu rồi) rồi, còn bét nhất cũng phải 200 wafer.

[Paddy]

@Bác Paddy, bây giờ người ta dùng 300 wafer (lâu rồi) rồi, còn bét nhất cũng phải 200 wafer.

Cái này không hoàn toàn đúng đâu bác.

Một hãng dùng wafer loại 150mm sx ba cái transistor, op amp rẻ tiền một năm bán lời vài chục triệu đô thì vốn đâu mà mua hệ máy 300mm ? Một cái máy etcher của Applied Material cách đây 15 năm đã là chừng 4 triệu USD rồi, bác nghĩ bán được bao nhiêu tỉ con transistor và op amp để đủ lấy lại vốn của 1 cái etcher ? Đó là chưa kể các máy trong implant, diffusion, thinfilm, v.v. Rồi còn phải làm lại tất cả các mask của khâu photo nữa.

Điều thứ 2 là chuyển từ hệ 200mm qua 300mm đâu có dễ đâu. Các công thức nấu ăn hoàn toàn phải nêm nếm lại hết (coi các bài ở trên). Nhân viên phải huấn luyện lại hết.

Không những vậy mà các máy dùng để probe wafer cũng phải chuyển sang loại 300mm, các probe card cũng phải làm mới theo vì các prober mới có thể không vừa các probe card cũ.

[Paddy]

Bài viết hay va tâm đắc quá! Mà lâu rồi ko thấy Paddy viết bài mới vậy?Tiếp đi tiền bối .thankssssss

Cho khất nhé. Tớ ham chơi quá chưa có thì giờ viết bài. Tớ chắng phải Hồng Thất Công đâu mà tiền bối. Tại đã làm trong nghề thì biết chút đỉnh thôi.

[Tuanhonglac]

Cho khất nhé. Tớ ham chơi quá chưa có thì giờ viết bài. Tớ chắng phải Hồng Thất Công đâu mà tiền bối. Tại đã làm trong nghề thì biết chút đỉnh thôi.

Cái "chút đỉnh" của bạn nhưng nhiều người học nhiều năm vẫn không biết đó ! Rất cảm ơn loạt bài viết của bạn . Rất mong chờ để được đọc bài của bạn đây ! Một lần nữa cảm ơn nhiều !!

[Paddy]

Thinfilm III

Ngoài SOG ra thì còn 1 cách nữa là dùng TEOS.

TEOS là viết tắt của tetraethyl orthosilicate.

http://timedomaincvd.com/CVD_Fundame...2_thermal.html

Link trên có hình công thức hóa học của chất TEOS này.


Nó là một chất lỏng, nhưng khi phân hóa ra thì biến thành hơi và để lại Silicon Dioxide.

Máy móc làm lớp cách điện này phức tạp hơn với máy SOG.

Trước hết TEOS đưa qua máy bơm hơi giống như trong hồ nuôi cá (coi những post trên) để làm thành dạng hơi.

Hơi TEOS đưa vào trong lò dưới áp xuất thấp (chừng vài Torr, áp xuất không khí là 760 Torr tại mặt biển, hay 760mm thủy ngân).

Trong lò này khi hơi TEOS bơm vào thì nhiệt độ đang nằm khoảng 300-400C. Khi bắt đầu chạy thì nhiệt độ lên khoảng 450C hoặc cao hơn. Nên nhớ rằng mỗi hãng có một công thức nấu ăn riêng. Tớ chỉ nói chung chung vậy thôi cho các bác có khái niệm về lối làm chất cách điện dùng TEOS.

Tùy theo độ dầy của lớp cách điện mà thời gian và số lượng hơi TEOS được bơm vô.

Nói thì đơn giản thế đấy, nhưng trước khi đưa wafer vô chạy và sau khi chạy song thì cá thứ hơi khác được bơm vô để làm sạch lò.

Vì lớp SiO2 được đắp lên (deposit) mặt wafer từ chất hơi của TEOS, cho nên lối làm này được gọi trong một tên chung là Chemical Vapor Deposition hay viết tắt là CVD.

Lối "nấu" CVD được dùng rộng rãi trong ngành này. Chẳng hạn như đắp lớp tungsten, từ chất lỏng (dưới sức ép cao hơn không khí) tungsten hexafloride WF6. Hoặc lớp TiN (titanium nitride) từ chất lỏng TDMAT. Tớ sẽ nói thêm về 2 thứ này sau.

[hithere123]

Chào bác Paddy,
Em hiện đang quan tâm tới các yếu tố cần nghiên cứu khi scale down xuống dưới 65nm, và mong muốn được tham vấn bác một số câu hỏi trong quá trình oxi hóa (oxidation) như sau:
- Trong bảng liệt kê các yêu cầu về kích thước linh kiện của ITRS năm 2009 (http://www.itrs.net/Links/2009ITRS/2.../2009_PIDS.pdf), em nhìn kích thước chiều dày gate giảm xuống nhanh hơn như dự đoán năm 2007. Thắc mắc của em là trong quá trình oxi hóa, mình làm sao mà kiểm soát được kích thước cỡ đó bác nhỉ?
- Theo em hiểu thì oxi hóa sẽ gồm hai giai đoạn chính: một là cho nguồn oxy bám vào bề mặt, hai là tiếp tục khuyếch tán sâu vào trong. Và giai đoạn một đóng vai trò quan trọng nhất ảnh hưởng tới tốc độ oxi hóa đúng không bác?
- Thêm nữa vì chiều dày mỏng thế, máy điều chỉnh wafer làm sao để chiều dày là đều trên tất cả các linh kiện được?

Rất mong em sẽ nhận được phản hồi từ bác; và Chúc bác cuối tuần vui vẻ!

Thân mến.

[Paddy]

Chào bác Paddy,
Em hiện đang quan tâm tới các yếu tố cần nghiên cứu khi scale down xuống dưới 65nm, và mong muốn được tham vấn bác một số câu hỏi trong quá trình oxi hóa (oxidation) như sau:
- Trong bảng liệt kê các yêu cầu về kích thước linh kiện của ITRS năm 2009 (http://www.itrs.net/Links/2009ITRS/2.../2009_PIDS.pdf), em nhìn kích thước chiều dày gate giảm xuống nhanh hơn như dự đoán năm 2007. Thắc mắc của em là trong quá trình oxi hóa, mình làm sao mà kiểm soát được kích thước cỡ đó bác nhỉ?
- Theo em hiểu thì oxi hóa sẽ gồm hai giai đoạn chính: một là cho nguồn oxy bám vào bề mặt, hai là tiếp tục khuyếch tán sâu vào trong. Và giai đoạn một đóng vai trò quan trọng nhất ảnh hưởng tới tốc độ oxi hóa đúng không bác?
- Thêm nữa vì chiều dày mỏng thế, máy điều chỉnh wafer làm sao để chiều dày là đều trên tất cả các linh kiện được?

Rất mong em sẽ nhận được phản hồi từ bác; và Chúc bác cuối tuần vui vẻ!

Thân mến.

Bác hỏi ngay thứ tớ không rành lắm.

Những bài viết ở trên là dựa trên kỹ thuật 10-20 năm trước rồi. Bây giờ thì nó khác xa nhiều, dù rằng những cái căn bản không khác nhiều lắm.

Cũng như đã nói trên trong công thức nấu nướng thì chính là độ mặn của gia vị và thời gian ướp. Bác cho đậm mắm muối, rồi ướp lâu thì sẽ mặn thịt hơn. Trong lúc làm lớp SiO2 cũng vậy, thời gian, nồng độ, nhiệt độ, áp xuất là những thứ chính họ dùng để tạo ra các lớp oxide với độ dầy mỏng khác nhau.

Trong bài về nhân viên II tớ có nói về sự tìm tòi, sáng chế thêm các món ăn mới. Đây là một công việc chính của PE. Họ tìm cách làm sao cho món ngon hơn và lạ hơn (nhỏ hơn .50 micron, chẳng hạn).

Trở lại câu hỏi về 2 giai đoạn thì tớ không rõ ý bác như thế nào. Nếu bác nói về tạo lớp oxide trên mặt silicon thì cả 2 đều quan trọng (coi bài tớ viết sơ qua về HiPox, hoặc bác dùng từ khóa Hi Pressure Oxide Process mà kiếm thêm trên mạng). Nếu bác nói như tạo lớp oxide dùng SOG thì tráng nhiều lần nó sẽ dầy hơn. Nếu về TEOS thì để lâu nó sẽ dầy hơn.

Nói tóm lại với 1 cái chảo bác chiên thịt bò steak bác có thể chiên ra sống, hơi chín, chín hoặc cháy. Tất cả tùy theo cách làm của bác thôi, chứ không tại cái chảo. Máy không điều chỉnh qua phần mechanical mà qua phần process (mắm, muối, độ nóng.v.v).

Tuy nhiên, nói máy là cái chảo cũng không đúng lắm. Để tớ nói thêm về những máy trong fab.

Ngày xưa (trên 20 năm) trước thì hãng bán máy rồi tùy theo người mua tự động pha chế cho ra các món ăn khác nhau. Sau này vì cạnh tranh, vì đòi hỏi của người mua cho nên các hãng không những bán máy mà còn cho luôn công thức nấu ăn. TD: một máy làm wafer họ bảo đảm có thể làm xuống tớ .50 micron với độ dẫn điện, cách điện xyz, v.v.

Vì thế nếu máy bác muốn làm xuống (TD) chừng .25 micron thì cũng có thể được hoặc cũng có thể không được. Nhưng hãng bán sẽ không bảo đảm vấn đề này.

Vì lý do này mà những hãng làm uP như Intel phải hoạt động chung với hãng làm chảo như Applied Material để cho họ (App Mat) phải cần có máy làm xuống tới cỡ .65nm.

[hithere123]

Chào bác Paddy,
Cảm ơn bác đã bỏ chút thời gian nói thêm về mấy thắc mắc của em.

Về vấn đề làm sao đạt được độ dày của lớp SiO2 cỡ x10nm như yêu cầu hiện nay thì em sẽ tiếp tục tìm hiểu. Em thì nghĩ đơn giản là độ dày của nó sẽ gần đúng phụ thuộc vào nồng độ Oxy bơm vào, tức là yếu tố nồng độ bơm vào sẽ đóng vai trò quyết định ảnh hưởng tới tốc độ (độ dày/thời gian) của các quá trình oxi hóa, nên muốn tham khảo bác xem liệu nó có còn đúng là yếu tố quyết định đối với các công nghệ hiện nay và sắp tới không thôi.

Còn về máy thì theo em biết trong quá trình oxi hóa, cái giá đỡ mấy miếng wafer của máy cũng cần phải "lắc" tí ti để đảm bảo độ đồng đều về chiều dày. Nhưng, lại lần nữa, chiều dày mỏng thể thì đảm bảo điều này thế nào.

Thân mến,

[Paddy]

Chào bác Paddy,
Cảm ơn bác đã bỏ chút thời gian nói thêm về mấy thắc mắc của em.

Về vấn đề làm sao đạt được độ dày của lớp SiO2 cỡ x10nm như yêu cầu hiện nay thì em sẽ tiếp tục tìm hiểu. Em thì nghĩ đơn giản là độ dày của nó sẽ gần đúng phụ thuộc vào nồng độ Oxy bơm vào, tức là yếu tố nồng độ bơm vào sẽ đóng vai trò quyết định ảnh hưởng tới tốc độ (độ dày/thời gian) của các quá trình oxi hóa, nên muốn tham khảo bác xem liệu nó có còn đúng là yếu tố quyết định đối với các công nghệ hiện nay và sắp tới không thôi.

Còn về máy thì theo em biết trong quá trình oxi hóa, cái giá đỡ mấy miếng wafer của máy cũng cần phải "lắc" tí ti để đảm bảo độ đồng đều về chiều dày. Nhưng, lại lần nữa, chiều dày mỏng thể thì đảm bảo điều này thế nào.

Thân mến,

Nếu bác hỏi có thể làm SiO2 dầy 10nm thì tớ trả lời được. Còn bác hỏi làm sao để có được thì có 2 vấn đề chính:

1. Bác dùng nồi niêu của hãng nào ?

2. Bác dùng lối nấu nào? HiPox, SOG, hay TEOS ?

Một điều phụ nữa, nhưng rất quan trọng là công thức nấu nướng trong hãng tớ đâu có thể cho bác biết được. Vì vậy cái gì tớ cũng nói chung chung thôi, chứ không vô sâu chi tiết, hoặc tớ đem những chuyện ngày xưa kể lại.

Tớ biết trong hãng tớ thì họ có sẵn một thư viện ảo về mấy thứ này (do các bác PE làm). Khi cần một món với độ mặn đó thì họ vô thư viện này lôi ra dùng. Hãng bác chắc cũng có thư viện như thế này. Còn nếu không có thì bác kêu tụi PE của hãng bán nồi niêu cho hãng bác mà hỏi. Họ chắc chắn sẽ có.

http://www.lelandstanfordjunior.com/thermaloxide.html

Link trên là cách tính độ dầy. Bác nhìn vô thì thấy không có nồng độ gì hết.
Như HiPox thì oxy lấy từ nước, TEOS và SOG thì SiO2 nằm sẵn trong dung dịch rồi không cần Oxy.

Còn về chuyện "lắc" tí ti thì tớ chưa thấy hoặc nghe qua (nhưng không có nghĩa là không có). Lắc như thế nào là tí ti bác. Hay ý người kể lại cho bác là dùng plasma ? Nếu vậy thì lối nấu này kêu là Plasma Enhanced CVD (PECVD). Tớ sẽ nói thêm chi tiết về máy này sau.

Link dưới nói về công thức nấu của máy này. Bác nhìn vô phần MFC flow rate trong phần process recipes thì thấy có oxy ở 20%. Nhưng nếu coi phần old recipes high pressure thì không có oxy.

http://cleanroom.byu.edu/pecvd.phtml

[hithere123]

Chào bác Paddy,

Cảm ơn về những chỉ điểm của bác. Bản thân em hoàn toàn là làm thiết kế, xuống fab thì cũng chỉ là cưỡi ngựa xem hoa, phải qua nhiều thủ tục an toàn quá nên toàn ngồi phòng họp hóng hớt kết quả đo đạc của người khác thôi. Dạo này em phải nghiên cứu về công nghệ cũng là bất đắc dĩ (để có cái mà đi cãi nhau với fab_sự thật thì silicon out không như simulation, và các tham số process biến đổi nhiều giữa các die trên cùng một wafer, và cả giữa các wafer với nhau nữa; tóm lại là processs chưa ổn định). Về mấy câu hỏi của bác thì để lần tới em sẽ hỏi bên fab cho nó có tí thực tế, mà có khi hỏi, họ lại bảo mày biết gì mà quan tâm, tao có nói ra thì mày cũng không biết nó là cái gì đâu thì buồn; và em cũng không có ý hỏi các công thức chế biến của công ty bác đâu, bác có nói ra thì em cũng mù tịt. Một lần nữa cảm ơn về những chỉ điểm của bác, em sẽ nghiên cứu tiếp, có gì thắc mắc xin phép được trao đổi thêm với bác sau. Mà hình như em lờ mờ đoán ra bác làm cho hãng nào rồi, hì.

Chúc bác sức khỏe và viết đều tay!
Thân mến,

[Paddy]

Chào bác Paddy,

Cảm ơn về những chỉ điểm của bác. Bản thân em hoàn toàn là làm thiết kế, xuống fab thì cũng chỉ là cưỡi ngựa xem hoa, phải qua nhiều thủ tục an toàn quá nên toàn ngồi phòng họp hóng hớt kết quả đo đạc của người khác thôi. Dạo này em phải nghiên cứu về công nghệ cũng là bất đắc dĩ (để có cái mà đi cãi nhau với fab_sự thật thì silicon out không như simulation, và các tham số process biến đổi nhiều giữa các die trên cùng một wafer, và cả giữa các wafer với nhau nữa; tóm lại là processs chưa ổn định). Về mấy câu hỏi của bác thì để lần tới em sẽ hỏi bên fab cho nó có tí thực tế, mà có khi hỏi, họ lại bảo mày biết gì mà quan tâm, tao có nói ra thì mày cũng không biết nó là cái gì đâu thì buồn; và em cũng không có ý hỏi các công thức chế biến của công ty bác đâu, bác có nói ra thì em cũng mù tịt. Một lần nữa cảm ơn về những chỉ điểm của bác, em sẽ nghiên cứu tiếp, có gì thắc mắc xin phép được trao đổi thêm với bác sau. Mà hình như em lờ mờ đoán ra bác làm cho hãng nào rồi, hì.

Chúc bác sức khỏe và viết đều tay!
Thân mến,

Vậy là bác phải họp chung với PE và EE để xem tại sao có sự khác nhau giữa các die trên cùng wafer.

Nếu process dùng CVD thì đa số là tại máy (trừ khi process mới đem ra dùng lần đầu, cần phải nêm lại mắm muối). Trong máy này wafer nằm trên đĩa (pedestal). Phía trên là "vòi bông sen" (shower head). Nó là một đĩa kim loại được anodized và có những lỗ thật nhỏ để hơi phun ra lên mặt wafer. Máy của AMAT thì cần pedestal và shower head song song nhau với sai số chừng 1-2 mil (1/1000 inch). Nếu sai số này lớn thì sẽ đưa ra độ dầy khác nhau trên mặt wafer, vụ này thì bác EE và tech phải biết. Không những thế mà trong công thức nấu sẽ đòi hỏi độ xa giữa shower head và pedestal là bao nhiêu (cái này thì mấy bác PE phải biết). Nói họ thay đổi độ cao này coi có ảnh hưởng như thế nào.

Một bệnh thứ 2 là máy dơ. Shower head bị nghẽn, dơ, hay pedestal bị dơ. Đa số các máy CVD bây giờ là PECVD. Vì dùng plasma nên nếu bề mặt bị dơ thì khối plasma trên mặt wafer sẽ không đều (do sự dẫn điện không đều) tạo ra sự khác biệt. Đa số các máy này có định kỳ để mở ra lau chùi. Nếu gần đến chu kỳ lau chùi thì hỏi họ cho coi dữ kiện của PID (Process Induced Defect). Nếu số này cao thì nên lau chùi, bảo trì máy trước khi làm wafer khác. Thường thì họ đo PID của máy ít nhất 1 lần 1 ngày (vụ này thì ai cũng biết hết, nhưng người làm chính là operator). Hãng tớ thì nằm trong server nên ai cũng coi được hết. Chắc bác có học về SPC rồi chứ gì. Mở ra coi PID coi nó thay đổi như thế này là bác biết liền.

Một bệnh nữa là tại nhiệt độ. Một vài loại máy dùng đèn halogen để làm nóng. Những đèn này bị cháy, hoặc yếu sẽ đưa đến nhiệt độ không đều trên wafer (chỗ nóng chỗ lạnh). Bệnh này thì nhìn giòng điện của đèn là biết có bóng nào cháy hay không (mấy bác tech phải biết). Thêm nữa là đèn nằm ngoài buồng máy và hơi nóng được "chiếu" qua một cửa sổ làm bằng chất quartz. Nếu cửa sổ dơ thì hơi nóng không vô hết được. Cái này thì coi xem lần cuối cùng họ lau chùi hoặc thay cửa sổ hồi nào, và đến chu kỳ làm chưa.

Cũng có thể là tại máy đo độ dầy bên khâu metrology. Kêu họ dùng 1 wafer và đo nhiều lần coi kết quả có giống nhau không. Nếu ra kết quả khác nhau thì có thể tại máy đo.

Vậy là bác đang ở nước nào vậy ?