Từ cát đến chip.

[Paddy]

Hi Paddy!

Theo mình đoán thì bác có kinh nghiệm không dưới 10 năm làm trong lĩnh vực này đâu .

mình đã theo dõi luồn này rất lâu , mình ko hiểu biết nhiều như bác nhưg cũng có chút ít về nó (EE mà . Theo nhu bác nói ) Mình cũng định tìm hiểu thêm để biết nhiều hơn . Mong là có nhiều bài viết hơn từ bác . Mạo muội gọi hai tiếng Sư Phụ .

Thôi bác ơi, sư phụ gì thời đại này nữa. Sư phụ là cái gì cũng biết hết, tớ thì không.

EE thì tại Mỹ không ai biết về fab hết (thời tớ còn trong trường, chưa có lớp nào về cái này hết. Giờ thì không rõ). Lần đầu tiên tớ thấy wafer là do qua học lớp material của engineer. Cái này dành chung cho dân ME, CE và EE. Không phải lớp này dậy về wafer hay fab, mà trong lớp này có phòng lab cho dân ME học, họ đang nghiên cứu về cách mài wafer cho mỏng lại. Món này kêu là back lap / back lapping. Vì thấy nên ghé qua coi chơi mới biết thôi. Dân học về mấy món này thường là đám bên material science.

Tiện đây nói về nó luôn.

Khi wafer đã hoàn thành thì họ mài cho nó mỏng lại trước khi cắt ra từng miếng để qua khâu đóng gói. Khâu mài này không nằm trong fab, vì nó dơ (bụi) và lúc đó wafer đã được bọc trên mặt với lớp bảo vệ rồi, cho nên khó mà bị làm cho hư hỏng lắm.

Máy mài thì dùng sức ép đè wafer xuống một tấm "đá mài", trên đó họ đổ một chất nhìn rất giống nước củ sắn, kêu là slurry. Slurry có những hột silica thật mịn nằm trong dung dịch và hoạt động giống như một loại giấy nhám và sẽ bào mỏng mặt dưới của wafer. Khi nước slurry này khô lại thì cũng y như nước bột sắn bị khô. Nó sẽ đóng mảng trắng và sẽ bể thành bụi trắng nếu đụng vô. Vì vậy mà không được nằm trong fab. Tuy nhiên có một khâu rất giống cái này nhưng lại nằm trong fab kêu là CMP. Sẽ nói về nó sau.

Họ bào wafer từ 30mils xuống chừng 6-15 mils. Tới lúc này vì wafer quá mỏng nên nó sẽ cong như bánh tráng phơi sương nếu cầm lên. Nghe thì thấy lạ vì silicon matrix thuộc loại cứng như kim cương thì làm sao mà cong được. Thật ra thì nó cũng giống như cáp quang thôi, khi kéo sợi thủy tinh cho mỏng lại thì nó có thể cuộn lại được.

[hithere123]

Lối đo này bị một nhược điểm là que đo sẽ làm thủng mặt kim loại. Vì thế mà trên wafer được bỏ riêng ra một khu để thử sheet resistance. Những khu này được gọi chung là test area, nhưng nhiều người hay kêu là test pattern (dù rằng trong đó nhiều khi không có pattern nào hết). Khu test area này về sau sẽ bị cắt bỏ.

Chào bác Paddy,

Hôm vừa rồi sếp em khoe em một loại probe (que đo) khá đắt tiền gọi là "soft probe", nhìn qua kính hiển vi của probe station, em thấy đầu que đo "hình tròn" không nhọn như loại em vẫn dùng. Trước đây, muốn đo một tín hiệu nào đó trong IC, thì đầu nhọn của que đo thường cày nát dây đó luôn như bác nói ở trên. Nhưng cũng chính nhược điểm này được bọn em lợi dụng để cắt dây tín hiệu nếu không có máy laser để cắt, tất nhiên thường sẽ phải hy sinh que đo luôn và chỉ cắt được dây lớp trên cùng. Em hỏi xin một cái để xem cái soft probe đấy là như thế nào thì ông sếp cất đi luôn bảo đắt lắm không cho mày nghịch được Em cũng không để ý lắm nhưng hôm nay đọc bài của bác thấy đề cập tới, em muốn hỏi là bác có biết loại này không, nếu được bác chia sẻ nhé!

Thân mến,

[Paddy]

Chào bác Paddy,

Hôm vừa rồi sếp em khoe em một loại probe (que đo) khá đắt tiền gọi là "soft probe", nhìn qua kính hiển vi của probe station, em thấy đầu que đo "hình tròn" không nhọn như loại em vẫn dùng. Trước đây, muốn đo một tín hiệu nào đó trong IC, thì đầu nhọn của que đo thường cày nát dây đó luôn như bác nói ở trên. Nhưng cũng chính nhược điểm này được bọn em lợi dụng để cắt dây tín hiệu nếu không có máy laser để cắt, tất nhiên thường sẽ phải hy sinh que đo luôn và chỉ cắt được dây lớp trên cùng. Em hỏi xin một cái để xem cái soft probe đấy là như thế nào thì ông sếp cất đi luôn bảo đắt lắm không cho mày nghịch được Em cũng không để ý lắm nhưng hôm nay đọc bài của bác thấy đề cập tới, em muốn hỏi là bác có biết loại này không, nếu được bác chia sẻ nhé!

Thân mến,

Cái này thì chưa nghe thấy lúc còn làm trong fab. Loại probe tớ thấy là có 4 que nằm trong một hộp to chừng 2cm X 3 cm. Lúc thay thì thay nguyên hộp luôn.

Chuyện nhọn hay không là theo lối nhìn của bác thôi. Nếu phóng lên kính hiển vi thì tất cả các loại probe tớ dùng đều hình tròn hết, nhưng đường kính của hình tròn ấy chừng 0.7 mil tới 2 mil thôi. Lỡ tay mà đâm vào người là thủng da liền.

Không biết loại probe của bác có phải là membrane, hay cobra không. Các loại này tương đối "mềm" hơn với loại cantilever. Để tớ kiếm hình rồi nói thêm về các loại probe này sau, vì hơi khó diễn tả.

[mozagame]

bác Paddy ơi. xin e cho hỏi
1.cái kỹ thuật đo tạp chất" Secondary Ion Mass Spectromentry (SIMS) là sao nhỉ? bác giới thiệu cho em cùng mọi người với! cảm ơn bác!
2. cái " Spreading Resistance" và " Sheet Resistance" khác nhau như thế nào nhỉ?

[Paddy]

bác Paddy ơi. xin e cho hỏi
1.cái kỹ thuật đo tạp chất" Secondary Ion Mass Spectromentry (SIMS) là sao nhỉ? bác giới thiệu cho em cùng mọi người với! cảm ơn bác!
2. cái " Spreading Resistance" và " Sheet Resistance" khác nhau như thế nào nhỉ?

Không rõ bác ạ. Tớ chưa nghe nói tới 2 thứ này.

[hithere123]

bác Paddy ơi. xin e cho hỏi
1.cái kỹ thuật đo tạp chất" Secondary Ion Mass Spectromentry (SIMS) là sao nhỉ? bác giới thiệu cho em cùng mọi người với! cảm ơn bác!
2. cái " Spreading Resistance" và " Sheet Resistance" khác nhau như thế nào nhỉ?

Mạn phép bác Paddy trả lời bạn mozagame,

Mình đoán mò bạn mozagame đang nghiên cứu về front-end process trong lĩnh vực chế tạo vi mạch. Nếu mình đoán đúng thì chắc bạn đang quan tâm tìm hiểu tới việc sử dụng hai phương pháp SIMS và spreading reistance để vẽ ra profile tạp chất (nồng độ, độ sâu). Chắc bạn đã biết nguyên lý của SIMS là bạn bắn ion (primary ion) vào mẫu sau đó thu lại đống hổ lốn sau khi bắn (secondary ion) rồi phân tích đống hổ lốn đấy để thu được thông tin về mẫu. Tuy nhiên việc trả lời tường tận tại sao primary ion lại là loại này, energy bao nhiêu, mass spectrometer hoạt động như thế nào, có thể detect tới mức độ nào thì mình nghĩ phải đọc các tài liệu chuyên sâu mới hiểu tường tận được. Phạm vi diễn đàn thảo luận mình không nghĩ có thể trả lời bạn thỏa đáng.

Về sự khác nhau giữa spreading resistance và sheet resistance thì mình nghĩ khác biệt cơ bản nhất là sheet resistance chỉ áp đụng nếu độ dày của mẫu là đồng đều. Nôm na thì có thể hiểu thế này, vật mẫu X có độ dày cố định từ đầu A tới đầu B, thì chỉ cần biết sheet resistance và độ dài AB của vật mẫu là tính ra điện trở của X. Tuy nhiên nếu vẫn vật mẫu X đấy như độ dày đầu A và độ dày đầu B là khác nhau thì sheet resistance ở đây không áp dụng được.

Trong vi mạch thì người ta thường pha thêm tạp chất để tạo ra các linh kiện khác nhau, nhưng tạp chất thẩm thấu như thế nào là một câu hỏi cẩn phải được giải đáp. Thường thì nồng độ pha tạp ở bể mặt sẽ là cao nhất sau đó giảm dần khi càng đi sâu vào bên trong chiều dày vật liệu. Spreading resistance là phương pháp rất thường dùng để đo profile mức độ thẩm thấu. (bạn search google để tìm hiểu thêm người ta làm thế nào)

Hy vọng là giải đáp phần nào thắc mắc của bạn
Thân mến

[Paddy]

Mạn phép bác Paddy trả lời bạn mozagame,

Cám ơn bác nhiều. DĐ là nơi bà con đóng góp, bác cứ tự nhiên góp ý.

[Paddy]

Cmp

Theo tin đồn của dân trong nghề thì Chemical, Mechanical Planarization hay CMP được hãng IBM dùng hơn 10 năm trước khi được tiết lộ ra. Tớ không rõ vụ này lắm vì chỉ là tin đồn và không quan trọng đối với tớ.

Nhiều chỗ thì nói chữ P là đứng cho chữ Polishing (đánh bóng). Nhưng mục đích của nó không phải đánh bóng cho wafer mà là cho phẳng mặt wafer (planarize hay planarise).
Các bác có ai ngồi đánh bóng lư đồng chuẩn bị cho giỗ chạp hay lễ tết chưa ? Đó là CMP đấy, vậy thì dân ta sáng chế ra CMP trước cả IBM nữa.

Đánh bóng lư đồng thì bà con dùng một miếng chanh chấm cát mịn rồi chà lên lư đồng.

Nước chanh là acid sẽ ăn mòn lớp rỉ đồng - đây là phần Chemical.

Cát mịn nằm trên miếng chanh thì sẽ giống như miếng giấy nhám cà mòn mặt lư đồng - đây là phần Mechanical.

Nếu chỉ dùng nước chanh không thì hơi hao và tốn thì giờ.

Nếu dùng cát không thì mặt lư sẽ không hết được các vết rỉ (trừ khi nào ngồi cả ngày mà chà) vì các hột cát không vô nổi các kẽ li ti trên lư đồng. Các kẽ này có từ khi lư được chế tạo dùng lối quay đĩa đồng thành lư.

Nếu kết hợp cả 2 thì chừng 30 phút là xong một cái lư đồng.

Nói tóm lại thì CMP dùng vừa chemical và mechanical để làm mòn mặt wafer.


Còn tiếp............

[Paddy]

Cmp 2

Thế thì tại sao lại cần tới CMP ?



Theo hình trên thì mặt wafer có 4 lớp dẫn điện (M1-M4). Tớ dùng mầu đỏ và xanh.

Mầu bút chì là lớp cách điện.

Bắt đầu với lớp M1 và cách điện. Khi lớp cách điện được đắp lên thì sẽ tạo ra chỗ cao, chỗ thấp. Lúc đầu thì không khác biệt nhiều về độ chênh lệch, nhưng càng nhiều lớp thì sự cách biệt càng lớn. Đến một lúc nào đó thì khi đắp lớp dẫn điện hay cách điện lên thì nó sẽ không "ăn" nữa vì thung lũng và đồi quá "gập gềnh". Vì không ăn nên sẽ tạo ra các kẽ nứt trên lớp dẫn hay cách điện.

Thời chưa có CMP thì họ dùng SOG (coi vài về SOG). SOG cũng sẽ bị cao thấp, nhưng vì chất lỏng và ho tráng nhiều lần cho 1 lớp cách điện cho nên nó tương đối phẳng hơn so với DEP. Lối này cũng tạm được, nhưng vì phải tráng nhiều lần cho nên mất thì giờ hơn.

CMP thì như hình dưới



Sau khi tráng một lớp thì họ sẽ "úp" wafer xuống rồi mài nó phẳng lại trước khi qua lớp kế tiếp. Như thế sẽ giảm bớt đồi núi đi. So với SOG thì bớt thì giờ hơn và phẳng hơn. Vì bớt thời gian ( = $$$) và mạch sẽ có chất lượng hơn nên CMP bị dấu như mèo dấu phân.

Bây giờ thì các bác hiểu tại sao P đứng cho chữ làm phẳng (planarize hay planarise) chứ không phải cho chữ đánh bóng (polish)

[Paddy]

Cmp 3

Không ngờ bây giờ có nhiều bài viết về CMP trên mạng so với chừng 20 năm trước. Thay vì vẽ tay, tớ copy lại trên mạng cho tiện.



Từ link Chemical Mechanical Polishing





Từ link CMP TRIBOLOGICAL STUDY OF CARRIER RING PLASTIC MATERIALS


2 hình trên thì tấm tròn ở dưới cùng kêu là platen. Mỗi hãng sx đặt một tên riêng. Tấm platen này rất dầy là vi họ muốn nó không bị cong dưới sức ép khi máy chạy. Tấm này rất nặng, chừng 70-80 kg.

Trên tấm platen này thì một miếng giấy nhám được dán lên. Kêu là pad. Nó thật ra không nhám mà rất là mịn và xốp. Vì sức ép wafer lên tấm giấy nhám này nên họ cho thêm một miếng "hơi" giống như giấy nhám nằm phía trên. Nhiệm vụ nó là làm phồng tấm giấy nhám trên platen lên. Làm như thế thì tấm giấy nhám sẽ không bị cứng quá gây thiệt hại cho mặt wafer. Cái miếng này không có trên 2 hình trên. Nó rất nhỏ, chừng 10 cm, gắn vào một tay robot chạy từ tâm của platen ra tới rìa platen.

Đầu giữ wafer là miếng nhỏ nằm trên platen. Nó chỉ là một ống hút chân không để giữ wafer nằm im. Nó sẽ quay và ép wafer xuống mặt platen.

Cả 2 quay rất chậm. Nếu tớ nhớ không lầm thì tấm platen quay chừng 6-10 vòng/phút. Còn cái đầu giữ wafer thì chắc cũng khoảng đó. Sức ép xuống thì quên mất rồi.

Ngoài ra còn có thêm vòi phun slurry. Như đã nói trong các bài trước, slurry là một dung dịch trong đó có các chất như cát để chà mặt wafer. Tuy nhiên nếu dùng cho lớp kim loại thì có thể có thêm axít (như nước chanh trong bài trên).

Đặc điểm của máy này là lúc nào cũng quay hết. Lúc không có wafer thì nó chỉ phun nước cho tấm giấy nhám không bị khô, và quan trọng hơn hết là tẩy hết các chất slurry ra khỏi platen. Như đã nói từ trước, slurry giống như nước bột sắn. Để khô thì sẽ đóng mảng và bể vụn ra, thành bụi bay lên nếu bị đụng vào.

Vì vấn đề bụi từ slurry cho nên khâu này thường được cho riêng vào một khu riêng biệt, có phòng tắm hơi "air shower", tấm chùi chân, v.v.

Một cái nữa về máy này là wafer được úp xuống khi cho vô máy.

Làm thế nào cho mặt wafer không bị trầy ??????

Có bác nào chơi air hockey chưa ???


Trong máy CMP thì họ dùng nước để nâng wafer lên thay vì dùng hơi như air hockey. Nước phun wafer lên rồi nó chạy theo một giòng "suối" tớ chỗ cho đầu máy hút wafer lên. Rất đơn giản.

Trong 2 hình trên thì chỉ có một đầu giữ wafer thôi. Có máy có từ 6-8 đầu giữ wafer nằm trên một platen.

[hithere123]

Bác Paddy cho em hỏi chút, trong quá trình làm phẳng này thì máy nó kiếm soát độ dày thế nào bác? Nhất là độ dày lớp cách điện giữa mấy lớp poly dưới cùng. Giả sử quá trình kiểm soát độ dày lớp cách điện này không được chuẩn cho mấy lớp metal ở trên cùng thì phải chế tạo cấu trúc tụ điện kiểu hai cái lược gài vào nhau của tụ điện làm bằng metal có lẽ một phần là do nguyên nhân này.

[Paddy]

Bác Paddy cho em hỏi chút, trong quá trình làm phẳng này thì máy nó kiếm soát độ dày thế nào bác? Nhất là độ dày lớp cách điện giữa mấy lớp poly dưới cùng. Giả sử quá trình kiểm soát độ dày lớp cách điện này không được chuẩn cho mấy lớp metal ở trên cùng thì phải chế tạo cấu trúc tụ điện kiểu hai cái lược gài vào nhau của tụ điện làm bằng metal có lẽ một phần là do nguyên nhân này.

1 Lúc ấy hãng tớ còn dùng SOG cho D1. Từ D2 trở lên mới dùng CMP. Như đã nói trong bài về "vết dầu loang" ho dùng khúc xạ của ánh sáng mà đo độ dầy của lớp cách điện. Lúc đó máy còn thô sơ cho nên họ dùng lối "guestimate" tức là "đoán mò dựa trên dữ kiện đã có". Hãng sx chỉ cho biết đại khái "rate of removal" - độ sói mòn đối với thời gian. Khi mua máy về thì phải thí nghiệm thêm. Độ sói mòn tùy thuộc vào loại slurry, tốc độ quay và sức ép (giống như lối đánh bóng lư đồng thôi). Hãng tớ mất hơn 1 năm mới ra kết quả. Nhưng sau đó thì nhờ có dữ kiện trong tay rồi cho nên các loại máy khác về thì thời gian nghiên cứu để đạt được kết quả ngắn hơn.
Lúc mới có máy thì họ mài wafer, đem ra đo, đem ra mài, đem ra đo, v.v. Cho tới khi vừa ý rồi họ cho ra công thức (recipe) là quay nhanh, sức ép và slurry bơm bao nhiêu (CC/phút). Đây là chuyện gần 20 năm trước rồi nhá. Bây giờ thì họ có đồ đo ngay trong máy luôn. Khỏi phải dừng lại đem ra đo.

2. Về sau này thì họ có End Point Detection cho CMP. Xin đọc bài viết http://www.avsusergroups.org/cmpug_p...3_2002_KLA.pdf
Theo bài này thì họ dùng khúc xạ ánh sáng và eddy current. Cái này gắn luôn trong platen.

3. Về tụ điện thì họ cùng dùng "răng lược" như bác nói. Tớ không coi trong mask nên không rõ họ có dùng 2 lớp M và 1 lớp D để làm tụ hay không. Lối làm này thì tớ đoán là sẽ tốn chỗ hơn. Lý do là vì lớp D dùng chất kêu là "Low K dielectric" tức là giảm độ "tụ điện". Vì thế nếu dùng 2 M và 1 D sẽ tốn rất nhiều diện tích cho 2 cực. Dùng lối răng lược sẽ đỡ hao chỗ hơn. Bác nào không hình dung được thì hỏi nhá, rồi tớ sẽ vẽ tụ điện răng lược ra cho xem. Nếu không thì tớ sẽ không vẽ (văn thể mỹ của tớ ẹ lắm).

[HTTTTH]

Mạn phép chạy vô dá gà chút:
Cái "bột sắn" đó có thể là Al2O3 chăng.
Khi tôi học, bột mài phẳng bề mặt chất bán dẫn thường là Cr2O3 hoặc Al2O3; Cr2O3 thì có màu xanh còn Al2O3 thì trắng như bột.
Mài xong, bề mặt cục Si có thể soi gương được.

[Paddy]

Mạn phép chạy vô dá gà chút:
Cái "bột sắn" đó có thể là Al2O3 chăng.
Khi tôi học, bột mài phẳng bề mặt chất bán dẫn thường là Cr2O3 hoặc Al2O3; Cr2O3 thì có màu xanh còn Al2O3 thì trắng như bột.
Mài xong, bề mặt cục Si có thể soi gương được.

Tớ không nhớ bác ạ.

Cái bác nói kêu là back lap hay back lapping. Đây là khâu làm mỏng wafer trước khi cắt thành die để đưa qua phần đóng gói. Họ mài mặt sau của wafer chứ không phải là mặt trước (chỗ mạch điện nằm). Wafer dầy chừng 30 mils mài xuống còn chừng 5-6 mils.

[HTTTTH]

Dạ đúng là đang nói về back lapping, chứ bên làm mạch điện mà còn polish thì ... vứt đi luôn.
Trong một số phòng thí nghiệm "Material Science" ở VN, mài mẫu rắn bằng tay trên giấy nhám, và mẫu nhuộm máu là chuyện thường ngày.
Một số thiết bị như máy cắt, máy mài, máy đánh bóng,... dù đắt tiền cũng chỉ dùng được tối đa 2 năm là nghỉ hưu, vì không có đội ngũ bảo dưỡng có kinh nghiệm và có trách nhiệm. Kỹ thuật viên thì có mỗi nhiệm vụ lau chùi bề ngoài, phủ tấm che bụi trước khi ra về. Mà họ lại về sớm hơn các nghiên cứu viên nên tình trạng máy bị "nhiễm độc triền miên" là điều không thể tránh khỏi.
Máy bị rỉ sét do hóa chất, sai số do lệch chuẩn, không thực hiện được một số chức năng... vẫn được sử dụng cho đến khi chết hẳn.