Tweet
Nên thiêt kế theo cách nào
Bạn dùng VHDL hay verilog để thiết kế
VHDL dùng chủ yếu ở Châu Âu còn Verilog sử dụng chủ yếu ở Mỹ và Nhật
Việt nam dùng cả hai,ở đại học BÁch khoa hà nội đều dùng VHDL còn hình như ở trong nhiều trường miền trong lại dùng Verilog thì phải
VHDL có cấu trúc chặt chẽ ,viết code lâu nhưng lúc thực thi thì lại nhanh ,còn Verilog thì mô tả nhanh nhưng thực hiện chậm,hiện nay có ngôn ngữ mới kết hợp ưu điểm của cả 2 loại trên ,đó là systemC:vừa mô tả nhanh lại vừa thực hiện nhanh ,tuy nhiên từng chức năng riêng rẽ thì không thể bằng từng loại trên được.
Các ngôn ngữ này đều dùng để thiết kế phần cứng tốc độ cao nhưng chúng có thể được thiết kế theo 2 cách đó là FPGA(CPLD có thể nói là đã ít dùng rồi) và Full custom IC (ASIC)
Nhưng có vấn đề chính là khi chúng ta thiết kế bằng các tools (ISE của Xilinx,Quantus của Altera hay Lactice…)và sản phẩm FPGA (Virtex hay Stratix nhiều khi không sử dụng hết toàn bộ gây ra lãng phí nhưng nó lại có ưu điểm chính là tự chúng ta có thể mua sản phẩm và mạch nạp về để tự nạp code cho chúng.
Cách thứ hai chính là dùng các tools của Mentor,Cadence hay sympnyo để thiết kế ,mô phỏng ,cũng là mô tả bàng ngôn ngữ mô tả phần cứng nhưng không phải là nạp vào các con chip đã được chế tạo sẵn mà chuyển nó về dạng layout của các linh kiện cơ bản như transitor ,resistor…..chủ yếu là transitor gọi là chế tạo Full custom IC nhưng chúng ta không thể tự chế tạo mà phải mang sang bên hãng như IBM hay TSMC để chế tạo chúng ,nhưng có ưu điểm rất lớn đó chính là tốc độ cao ,sử dụng đến đâu chế tạo đến đó ,nhược điểm là giá để chế tạo sản phẩm là rất cao nên phải đặt hàng nhiều thì giá mới hạ được.
Nhưng mình nghĩ sử dụng FPGA chỉ để thử nghiệm trước khi đi vào sản xuất chính mà thôi còn các con chip trên thị trường chủ yếu vẫn là ASIC
Đây là phương pháp custom IC
từ schematic ban đầu chúng ta đã đưa về dang layout ,có thể đem đi sản xuất
VHDL dùng chủ yếu ở Châu Âu còn Verilog sử dụng chủ yếu ở Mỹ và Nhật
Việt nam dùng cả hai,ở đại học BÁch khoa hà nội đều dùng VHDL còn hình như ở trong nhiều trường miền trong lại dùng Verilog thì phải
VHDL có cấu trúc chặt chẽ ,viết code lâu nhưng lúc thực thi thì lại nhanh ,còn Verilog thì mô tả nhanh nhưng thực hiện chậm,hiện nay có ngôn ngữ mới kết hợp ưu điểm của cả 2 loại trên ,đó là systemC:vừa mô tả nhanh lại vừa thực hiện nhanh ,tuy nhiên từng chức năng riêng rẽ thì không thể bằng từng loại trên được.
Các ngôn ngữ này đều dùng để thiết kế phần cứng tốc độ cao nhưng chúng có thể được thiết kế theo 2 cách đó là FPGA(CPLD có thể nói là đã ít dùng rồi) và Full custom IC (ASIC)
Nhưng có vấn đề chính là khi chúng ta thiết kế bằng các tools (ISE của Xilinx,Quantus của Altera hay Lactice…)và sản phẩm FPGA (Virtex hay Stratix nhiều khi không sử dụng hết toàn bộ gây ra lãng phí nhưng nó lại có ưu điểm chính là tự chúng ta có thể mua sản phẩm và mạch nạp về để tự nạp code cho chúng.
Cách thứ hai chính là dùng các tools của Mentor,Cadence hay sympnyo để thiết kế ,mô phỏng ,cũng là mô tả bàng ngôn ngữ mô tả phần cứng nhưng không phải là nạp vào các con chip đã được chế tạo sẵn mà chuyển nó về dạng layout của các linh kiện cơ bản như transitor ,resistor…..chủ yếu là transitor gọi là chế tạo Full custom IC nhưng chúng ta không thể tự chế tạo mà phải mang sang bên hãng như IBM hay TSMC để chế tạo chúng ,nhưng có ưu điểm rất lớn đó chính là tốc độ cao ,sử dụng đến đâu chế tạo đến đó ,nhược điểm là giá để chế tạo sản phẩm là rất cao nên phải đặt hàng nhiều thì giá mới hạ được.
Nhưng mình nghĩ sử dụng FPGA chỉ để thử nghiệm trước khi đi vào sản xuất chính mà thôi còn các con chip trên thị trường chủ yếu vẫn là ASIC
Đây là phương pháp custom IC
từ schematic ban đầu chúng ta đã đưa về dang layout ,có thể đem đi sản xuất
...
Comment