Thông tin về gia công ASIC số lượng nhỏ

[itx]

http://www.mosis.com/
Trước đây ITX có làm một số chip tại đây, giá là $600 per sq mm @ 0.5 micron, for 40 chips nhưng lâu quá rồi không nhớ rõ giá các bạn có thể vô nó để yêu cầu báo giá.

Anh em nào biết chỗ nào làm như thằng mosis thì thông tin cho ITX và mọi người cùng tham khảo

[hithere123]

Anh em nào biết chỗ nào làm như thằng mosis thì thông tin cho ITX và mọi người cùng tham khảo

Góp vui với bác ITX một địa chỉ khá phổ biến nữa: http://cmp.imag.fr/

Tuy nhiên, mosis quen thuộc hơn và khâu hỗ trợ khách hàng của họ cũng rất tốt. Lần trước khi giới thiệu với mọi người về chương trình thiết kế IC tương tự, hithere123 đã liên lạc với MOSIS để yêu cầu sự giúp đỡ về mô hình linh kiện dùng công nghệ TSMC 0.35um. Và khi được biết mục đích là để đào tạo thì họ rất nhiệt tình giúp, tất nhiên là chỉ với các thông số linh kiện ở trường hợp typ.

Nhân tiện đây, mình cũng xin chia sẻ với mọi người một chút về loại hình gia công ASIC số lượng nhỏ này. Như mọi người đã biết chi phí để làm mask cũng như chạy wafer là rất đắt đỏ, và gần như là không thực tế với những khách hàng là các tổ chức cá nhân đơn lẻ, các trung tâm nghiên cứu, các trường đại học ... Các công ty kiểu như MOSIS và CMP làm việc rất gần với các fab để đưa ra kế hoạch cho các đợt sản xuât trong năm. Trong mỗi đợt sản xuất này các yêu cầu đặt hàng số lượng nhỏ từ tất cả khách hàng sẽ được tập trung lại, có nghĩa là trên một wafer không chỉ có một loại IC duy nhất mà nó sẽ bao gồm nhiều IC khác nhau từ các khách hàng khác nhau (multi-project wafer). Đây chính là cách mà họ đã sản xuất ra 40 ICs cho bác ITX như ở trên, và theo thông tin vỉa hè thì chíp 8-bit của Việt Nam cũng được sản xuất theo cách thức này. Với cách này thì chỉ có nhược điểm là chúng ta phụ phuộc vào kế hoạch sản xuất của họ mà thôi nhưng chi phí làm mask và sản xuất đã được chia sẻ cho rất nhiều người.

Liên quan tới cách thức bố trí các IC khác nhau trên cùng một wafer, người ta gọi là reticle design. Cái này gần giống như trò chơi xếp hình. Ví dụ, có ba khách hàng làm ba IC là A,B,C với 3 kích thước khác nhau, thì reticle design là phải làm sao tối ưu cách đặt 3 IC A,B,C này trong một hình chữ nhật (thường là hình chữ nhật) có kích thước xy sao cho diện tích thừa là ít nhất và thỏa mãn yêu cầu về số lượng IC mà khách hàng yêu cầu. Sau đó hình chữ nhật xy này sẽ được chép ra trên toàn bộ wafer. Giả sử B lớn gấp 1.5 lần C, và C=A chẳng hạn thì diện tích xy sẽ bao gồm 2B+1A+2C hoặc 2B+2A+1C, ...

Hy vọng ngày càng có nhiều các công ty Việt Nam làm việc với các công ty như thế này!

Thân mến.