Phân biệt: tristate -open collector - High impedance

[thavali]

cái này có thể đơn giản đối với các cao thủ, nhưng tui còn hiểu lờ mờ nên muốn hỏi mấy bác:
Tác giả Douglas L. Perry, trong cuốn sách của mình:"VHDL Programming by Example", có nói về các trạng thái logic, trong đó tác giả có dùng cả 3 thuật ngữ :tristate-open collector-High-impedance
cụ thể là:

‘Z’—A tristate or open collector value
‘Z’—High-impedance or open-collector value

Vậy 3 thuật ngữ: :tristate-open collector-High-impedance là như nhau phải không mấy bác ?. Nếu có thể xin mấy bác giải thích cụ thể dùm, vui lòng cho ví dụ cụ thể, công thức ...

[VNarmy]

Theo tôi, tristate gồm có H, L và High Z. Còn Open collector thì là ... open collector thôi

[MHz]

cái này có thể đơn giản đối với các cao thủ, nhưng tui còn hiểu lờ mờ nên muốn hỏi mấy bác:
Tác giả Douglas L. Perry, trong cuốn sách của mình:"VHDL Programming by Example", có nói về các trạng thái logic, trong đó tác giả có dùng cả 3 thuật ngữ :tristate-open collector-High-impedance
cụ thể là:

Vậy 3 thuật ngữ: :tristate-open collector-High-impedance là như nhau phải không mấy bác ?. Nếu có thể xin mấy bác giải thích cụ thể dùm, vui lòng cho ví dụ cụ thể, công thức ...

... 3 thuật ngữ này hoàn toàn khác nhau, nhưng nó có liên quan mật thiết với nhau :

- tristate = 3 trạng thái (các cổng logic thông thường chỉ có 2 trạng thái là H và L, còn riêng trường hợp này có thêm trạng thái thứ 3 là Z -> tổng trở cao) cái này bác VNarmy đã nói rùi...

- open collector = cực thu hở (không có điện trở bên trong kéo lên nguồn, điều này là cần thiết để có được trạng thái Z)

- High-impedance = tổng trở cao (cần phải cho cực thu hở để có được trạng thái này...hihi.... )

Dùng phần tử 3 trạng thái: Phần tử 3 trạng thái có tác dụng như là Bộ đệm (có tính chất cách ly), thực chất đó là các phần tử lôgic NOT hoặc phần tử KHUYẾCH ĐẠI có 3 trạng thái (rất hay dùng trong máy tính hiện đại), chúng có ký hiệu như Hình 2. Ba trạng thái là:

1- Trạng thái lôgic 0 có đầu ra nối đất (GND) qua 2 chuyển mạch A và B mắc nối tiếp trong nó;

2- Trạng thái logic 1 có đầu ra nối với +Vcc qua 2 chuyển mạch đóng mắc nối tiếp trong nó;

3- Trạng thái trở kháng cao có đầu ra thả nổi do chuyển mạch B hở.
(Hình 2: Các kí hiệu phần tử 3 trạng thái và mạch mô phỏng)

[thavali]

Nói tới cực thu hở (open collector ) là phải có transistor, cái hình của bác MHz còn ở mức mô hình , bác có thể đưa ví dụ ở mức transistor, độ lớn dòng, thế...không nhỉ, tổng trở cao là cao bao nhiêu so với hổng cao , tại sao hổng nối Vcc thì nó cao, còn nối Vcc thì có cao nữa hông bác, và quan trọng là : Tại sao người ta lại để hở cực góp?

TS. Nuyễn Tiến Dũng:
Phần tử hở cực góp là phần tử logic có đầu ra thả nổi (không nối với +Vcc khi chip AND sinh đầu ra logic 1.

Nói thật là tui chưa hiểu câu này ???

[thavali]

Nói tới cực thu hở (open collector ) là phải có transistor, cái hình của bác MHz còn ở mức mô hình , bác có thể đưa ví dụ ở mức transistor, độ lớn dòng, thế...không nhỉ, tổng trở cao là cao bao nhiêu so với hổng cao , tại sao hổng nối Vcc thì nó cao, còn nối Vcc thì có cao nữa hông bác, và quan trọng là : Tại sao người ta lại để hở cực góp?

TS. Nuyễn Tiến Dũng:
Phần tử hở cực góp là phần tử logic có đầu ra thả nổi (không nối với +Vcc khi chip AND sinh đầu ra logic 1.

Nói thật là tui chưa hiểu câu này ???

Tui hởi hơi nhiều là vì con CPLD tui làm nó có tính chất là:

Open-drain output option for Wired-OR and LED
drive

[phamthaihoa]

bác có thể đưa ví dụ ở mức transistor, độ lớn dòng, thế...không nhỉ, tổng trở cao là cao bao nhiêu so với hổng cao , tại sao hổng nối Vcc thì nó cao, còn nối Vcc thì có cao nữa hông bác, và quan trọng là : Tại sao người ta lại để hở cực góp?

Độ lớn dòng, áp, tổng trở cao, thấp thì bạn đều có thể tra trong datasheet, các mục như Input Voltage Range, Input resistance, Input current ... Tổng trở cao gỡ Mega Ohm, thường cỡ 2M Ohm, thấp cỡ vài trăm, hoặc vài K Ohm.

Nếu không nối Vcc thì nó cao, bởi vì nó đã nối bên trong rồi. Làm vậy để có mức logic xác định, còn nếu nối lên Vcc thì chắc chắn là cao rồi.

Còn để open collector thì có nhiều ứng dụng lắm, ví dụ như để giao tiếp các con IC có mức logic hoặc mức điện áp làm việc khác nhau, để tăng khả năng sink current, để thời gian fall time nhanh hơn .... nhưng open colletor thì thường làm tốn nguồn.

Còn cái câu của ông TS gì gì đó thì bạn có thể hiểu như thía này,
Ví dụ bạn có 3 phần tử open collector cùng treo trở lên nguồn bằng 1 con trở thì bình thường bạn đọc cả 3 chân đó thì đều có logic 1, nhưng chỉ một trong 3 con đó, bạn điều khiển ở mức 0 thì con transistor đó sẽ kéo mức xuống làm cho bạn đọc 2 chân kia cũng là 0.
Tùy các điều khiển bạn sẽ có wired AND hoặc wired OR.
wired AND khi 1 thằng là cao và những thằng còn lại là high impedance
là wired OR khi một thằng là cao và 1 trong các thằng con lại là low.

Còn cái LED Drive thì nó dùng Open Drain để tăng khả năng kéo dòng.

[phamthaihoa]

Trong điện tử số thì mức tín hiệu có thể chia làm 4 loại: Z, X, HIGH, LOW. Trong đó High, Low thì khỏi phải bàn, Z là high impedance hoặc ppen circuit, còn X là không xác định.

Iem đọc trên wiki còn có câu này về mức logic:

There is also a 9-valued logic standard by the IEEE

Không hiểu 9 đây gồm những cái gì nhỉ ?

[yesme@]

Một ngày không được đọc forum, vào thấy mọi người thảo luận rôm ra quả!

Về 9 giá trị lôgic định nghĩa bởi IEEE:

'U' - uninitialized
'X' - strong drive logic unknown
'0' - strong drive logic zero
'1' - strong drive logic one
'Z' - strong high impedance
'W' - Weak drive unknown
'L' - weak drive logic zero
'H' - weak drive logic one
'-' - Don't care

Còn mục đích để hở cực góp chủ yếu là dùng cho các giao tiếp giữa hai tầng có điện áp khác nhau, hoặc ghép hai lối ra với nhau

[MHz]

Nói tới cực thu hở (open collector ) là phải có transistor, cái hình của bác MHz còn ở mức mô hình , bác có thể đưa ví dụ ở mức transistor,

... đây có đây, hình ảnh minh họa bằng tranistor đây...
Khi ngõ G ở mức thấp, Q1 dẫn khiến Q2 và Q5 ngưng dẫn, đồng thời Diode D1 dẫn khiến Q3 và Q4 ngưng dẫn, đây là trạng thái thứ 3 (trạng thái Z) lúc này xem như ngã ra Y cách ly hoàn toàn với ngã vào A. Còn khi G ở mức cao, ngõ ra Y tùy thuộc logic ngã vào A như bình thường.

Nguồn: Giáo trình mạch số tập 1 của thầy Nguyễn hữu Phương (DHKHTN-TPHCM)

[thavali]

... đây có đây, hình ảnh minh họa bằng tranistor đây...
Khi ngõ G ở mức thấp, Q1 dẫn khiến Q2 và Q5 ngưng dẫn, đồng thời Diode D1 dẫn khiến Q3 và Q4 ngưng dẫn, đây là trạng thái thứ 3 (trạng thái Z) lúc này xem như ngã ra Y cách ly hoàn toàn với ngã vào A. Còn khi G ở mức cao, ngõ ra Y tùy thuộc logic ngã vào A như bình thường.

Nguồn: Giáo trình mạch số tập 1 của thầy Nguyễn hữu Phương (DHKHTN-TPHCM)

Bác MHZ nhiệt tình quá, cảm ơn bác. cái hình này đã giải thích được tristate mà bác đã nói , nhưng hình như nó ko phải là open collector , mặt dù nó vẫn tạo ra high-impedance.

[MHz]

nhưng hình như nó ko phải là open collector , mặt dù nó vẫn tạo ra high-impedance.

... Đúng, nhìn về mặt vật lý nó không phải là open collector (sơ đồ đính kèm bên dưới mới đúng là Open Collector), mà phải gọi là open circuit (mạch hở) khi nó hoạt động ở trang thái Z thì chính xác hơn... ... tuy nhiên, nhìn về mặt logic khi Q3 và Q4 ngưng dẫn thì cũng có thể coi như là open collector...hihi...

[thavali]

Bác MHZ có nói cần phải có open collector để có thể tạo ra high-impedance, nhưng trong mạch trên thì khi nào mạch ở trạng thái high-impedance, bác nào phân giải giúp với ?
Theo tui thì tạo ra open collector không phải để dùng cho mục đích high-impedance ???.

[MHz]

Theo tui thì tạo ra open collector không phải để dùng cho mục đích high-impedance ???.

... bác thavali có nhận xét rất đúng, open collector chỉ là một trong những điều kiện cần thiết để có được tổng trở cao (khi nó hoạt động ở trạng thái Z).

Bác MHZ có nói cần phải có open collector để có thể tạo ra high-impedance, nhưng trong mạch trên thì khi nào mạch ở trạng thái high-impedance, bác nào phân giải giúp với ?

Ở sơ đồ của post#11 chỉ đơn thuần là mạch open collector chứ không phải mạch 3-state nên không thể có được trạng thái tổng trở cao. Còn về các ứng dụng của open collector thì bác phamthaihoa đã reply rùi...

Các cao thủ khác có cao kiến gì không ?

[thavali]

Độ lớn dòng, áp, tổng trở cao, thấp thì bạn đều có thể tra trong datasheet, các mục như Input Voltage Range, Input resistance, Input current ... Tổng trở cao gỡ Mega Ohm, thường cỡ 2M Ohm, thấp cỡ vài trăm, hoặc vài K Ohm.

Nếu không nối Vcc thì nó cao, bởi vì nó đã nối bên trong rồi. Làm vậy để có mức logic xác định, còn nếu nối lên Vcc thì chắc chắn là cao rồi.

Còn để open collector thì có nhiều ứng dụng lắm, ví dụ như để giao tiếp các con IC có mức logic hoặc mức điện áp làm việc khác nhau, để tăng khả năng sink current, để thời gian fall time nhanh hơn .... nhưng open colletor thì thường làm tốn nguồn.

Còn cái câu của ông TS gì gì đó thì bạn có thể hiểu như thía này,
Ví dụ bạn có 3 phần tử open collector cùng treo trở lên nguồn bằng 1 con trở thì bình thường bạn đọc cả 3 chân đó thì đều có logic 1, nhưng chỉ một trong 3 con đó, bạn điều khiển ở mức 0 thì con transistor đó sẽ kéo mức xuống làm cho bạn đọc 2 chân kia cũng là 0.
Tùy các điều khiển bạn sẽ có wired AND hoặc wired OR.
wired AND khi 1 thằng là cao và những thằng còn lại là high impedance
là wired OR khi một thằng là cao và 1 trong các thằng con lại là low.
Còn cái LED Drive thì nó dùng Open Drain để tăng khả năng kéo dòng.

Bác có nói cụ thể hơn về wired AND hoặc wired OR được không, cái này trong tài liệu vhdl nói hơi nhiều nên tôi muốn hỉu kĩ một chút (bác vẽ giùm cái sơ đồ nhé)? Có read AND, read OR không nhỉ ?

[MHz]

Wired-OR (nối OR)
Các ngõ ra với cực thu hở có thể được nối chung lại để tạo thành một cửa logic khác. Một điện trở kéo lên dương nguồn được dùng đến trong trường hợp này (hình 1) Ngõ ra Y lên cao khi tất cả các ngõ vào lên cao, chỉ cần một trong các ngõ vào xuống thấp thì ngõ ra sẽ xuống thấp, nên ta có một cửa OR còn gọi là cách nối HOẶC (Wired-OR) Y = A + B

Wired-AND (nối AND)
Thay vì tính logic ra theo tổ hợp các logic vào như trên ta có thể tính logic ra theo tổ hợp các logic ra (hình 2). Khi 2 ngõ ra này nối chung lại thì logic ngõ ra Y sẽ lên cao khi tất cả các ngõ ra lên cao, chỉ cần một ngõ ra xuống thấp thì Y sẽ xuống thấp. Do đó cách nối chung các ngã ra của các cửa có cực thu hở còn được gọi là cách nối VÀ (Wired-AND) Y = A.B
Nguồn : Giáo trình Mạch số tập I của thầy Nguyễn hữu Phương.