Thuật toán Fractal trên FPGA

[KemCaCa0]

Chào mọi người !
Em đang làm 1 bài tập về FPGA.Bài tập của em như sau: Em có 2 chương trình nén và giải nén ảnh dùng thuật toán Fractal viết bằng C(Input là file ảnh gốc luôn),có hiệu suất cao nhưng tốc đọ chậm,nên thầy giáo yêu cầu chúng em chuyển sang HDL và chạy trên FPGA.Em xin hỏi mọi người các bước để chuyển 1 chương trình C sang HDL như thế nào ạ.Em đã hiểu về thuật toán,và làm mới thử mấy lab của Altera về mạch logic thôi ạ.Em hỏi thêm em có phải viết đầy đủ 1 con CPU,rồi Bọ nhớ ,I/O không ạ.À,chắc em sẽ dùng Kit DE2

[jefflieu]

Chào mọi người !
Em đang làm 1 bài tập về FPGA.Bài tập của em như sau: Em có 2 chương trình nén và giải nén ảnh dùng thuật toán Fractal viết bằng C(Input là file ảnh gốc luôn),có hiệu suất cao nhưng tốc đọ chậm,nên thầy giáo yêu cầu chúng em chuyển sang HDL và chạy trên FPGA.Em xin hỏi mọi người các bước để chuyển 1 chương trình C sang HDL như thế nào ạ.Em đã hiểu về thuật toán,và làm mới thử mấy lab của Altera về mạch logic thôi ạ.Em hỏi thêm em có phải viết đầy đủ 1 con CPU,rồi Bọ nhớ ,I/O không ạ.À,chắc em sẽ dùng Kit DE2

Hi,
Khi chuyển C code sang HDL code, việc đầu tiên cần làm là profiling để nắm rõ phần nào trong C code chạy mất thời giờ nhất.
Profiling tùy thuộc vào compiler, bạn nghiên cứu xem compiler của bạn hỗ trợ profiling như thế nào.

Sau đó có 2 hướng giải quyết:
- Chuyển toàn bộ C code sang FPGA
- Chuyển 1 phần C code sang FPGA, phần còn lại chạy trên CPU.

Bạn làm profiling ứng dụng C của bạn xem phần nào mất nhiều thời giờ.

Bạn tiếp tục post tiến triển của bạn để mọi người học hỏi. Thanks.

[vannghia]

cũng có thể làm trên FPGA trực tiếp bằng code C nhưng khi này nó vẫn chạy theo mã tuần tự của C nên sẽ chậm hơn so với xử lý trên máy tính, vì tốc độ của FPGA không thể nhanh bằng máy tính.
Bạn đã nắm chắc thuật toán xử lý này rồi thì nên viết lại bằng mã VHDL để thực hiện trong FPGA, khi này tận dụng được xử lý song song của ngôn ngữ VHDL, như vậy tốc độ xử lý sẽ tăng lên đáng kể đấy

Chào mọi người !
Em đang làm 1 bài tập về FPGA.Bài tập của em như sau: Em có 2 chương trình nén và giải nén ảnh dùng thuật toán Fractal viết bằng C(Input là file ảnh gốc luôn),có hiệu suất cao nhưng tốc đọ chậm,nên thầy giáo yêu cầu chúng em chuyển sang HDL và chạy trên FPGA.Em xin hỏi mọi người các bước để chuyển 1 chương trình C sang HDL như thế nào ạ.Em đã hiểu về thuật toán,và làm mới thử mấy lab của Altera về mạch logic thôi ạ.Em hỏi thêm em có phải viết đầy đủ 1 con CPU,rồi Bọ nhớ ,I/O không ạ.À,chắc em sẽ dùng Kit DE2

[KemCaCa0]

Các anh cho em hỏi thêm là tool SoPC và Qsys khác nhau như thế nào không ạ