Thông báo

Collapse
No announcement yet.

Nhiễu không chu kỳ khi đọc giá trị ADC ngoài bằng FPGA

Collapse
X
 
  • Lọc
  • Giờ
  • Show
Clear All
new posts

  • Nhiễu không chu kỳ khi đọc giá trị ADC ngoài bằng FPGA

    Hiện tại mình đang làm một bộ xử lý tín hiệu trong đó có một khâu phải dùng bộ chuyển đổi ADC ngoài cho chính xác. Hiện tại kết quả của mình khá chính xác +/- 2LSB. Tuy nhiên có một vấn đề mới phát sinh mà làm mình đau đầu mấy hôm nay như sau, mong mọi người có kinh nghiệm cho ý kiến.
    Vấn đề đó là quan sát kết quả thuy thoảng dữ liệu đọc được bị nhảy khi thì vượt lên khi thì tụt xuống khoảng 20LSB(điều này là không chấp nhận được khi tất cả các khâu khác rất chính xác). Hơn nữa kết quả không có tính chất chu kỳ. Không hiểu có cách nào(lọc,can thiệp phần cứng....)
    Technical Institutes
    Mobile: 0983278725
    Email:

  • #2
    Mình nghĩ đường truyền data của bạn có vấn đề ... 20 LSB là lớn quá....
    Gia tiếp với ADC của bạn như thế nào.

    Comment


    • #3
      Đã khắc phục được, sai số bây giờ là +-1 LSB.
      Technical Institutes
      Mobile: 0983278725
      Email:

      Comment


      • #4
        Nguyên văn bởi process Xem bài viết
        Đã khắc phục được, sai số bây giờ là +-1 LSB.
        Chúc mừng!! Cuối cùng là hệ thống bì gì?

        Comment


        • #5
          Bộ lọc LOW-PASS chọn giá trị linh kiện không phù hợp.
          Technical Institutes
          Mobile: 0983278725
          Email:

          Comment

          Về tác giả

          Collapse

          process Tìm hiểu thêm về process

          Bài viết mới nhất

          Collapse

          Đang tải...
          X