Em đang đọc về cấu trúc phần cứng của FPGA, về phần LUT theo e tìm hiểu thì bản chất là 1 Mutilplexer (bộ chọn kênh) được điều khiển bởi tín hiệu A[0..3] (A0 A1 A2 A3).
Khi thực hiện 1 hàm logic bất kỳ nào đó, 1 bảng nhớ SRAM 16bit đc tạo ra để lưu trữ kết quả chân lý của hàm, tổ hợp 16 giá trị của hàm tương ứng với các kênh chọn của Mutilplexer, tùy vào giá trị của đầu vào A[0..3] (A0 A1 A2 A3) mà đầu ra của LUT sẽ là 1 trong 16 giá trị lưu trữ trong SRAM.
Vậy SRAM 16bit đc tạo ra kia là sinh ra ở đâu??? trong LUT hay ở ngoài? như vậy LUT là 1 Mutilplexer có 4 đầu vào chính là A[0;3] thì các phép tổ hợp logic từ các đầu vào của nó được thực hiện ở đâu?? ví dụ như (A1 and A2 or A3) and A4 thì nó thực hiện phép logic này ở phần đâu ạ??
Rất mong các bác tận tình giúp đỡ giải đáp thắc mắc giúp em ạ.
Khi thực hiện 1 hàm logic bất kỳ nào đó, 1 bảng nhớ SRAM 16bit đc tạo ra để lưu trữ kết quả chân lý của hàm, tổ hợp 16 giá trị của hàm tương ứng với các kênh chọn của Mutilplexer, tùy vào giá trị của đầu vào A[0..3] (A0 A1 A2 A3) mà đầu ra của LUT sẽ là 1 trong 16 giá trị lưu trữ trong SRAM.
Vậy SRAM 16bit đc tạo ra kia là sinh ra ở đâu??? trong LUT hay ở ngoài? như vậy LUT là 1 Mutilplexer có 4 đầu vào chính là A[0;3] thì các phép tổ hợp logic từ các đầu vào của nó được thực hiện ở đâu?? ví dụ như (A1 and A2 or A3) and A4 thì nó thực hiện phép logic này ở phần đâu ạ??
Rất mong các bác tận tình giúp đỡ giải đáp thắc mắc giúp em ạ.
Comment