IP-Devider

[chibi191]

Tôi đang gặp một số vấn đề trong khi lập trình VHDL.
Việc sử dụng phép chia trong VHDL bị giới hạn.Mà trong quá trình thiết kế,tôi cần chia hai biến.
Giải pháp của tôi là sử dụng IP devider.Tức là,chuyển IP thành dạng file .vhd rồi add vào project.Muốn sử dụng thì phải dùng cấu trúc COMPONENT.
Tuy nhiên,phép chia của tôi lại phải thực hiện trong mệnh đề IF.(tức là trong một process)Nhưng cấu trúc COMPONENT thì không cho phép sử dụng trong 1 PROCESS.
Mong có bạn nào có kinh nghiệm có thể đưa ra cách giải quyết dùm tôi.

[Milano]

Ý bạn là chia 2 biến std_logic_vector đó huh. VHDL có hàm chuyển thành số interger mà. Bạn chuyển thành integer rồi chia, rồi chuyển ngược lại. Còn không thì viết 1 cái function để chia cũa được, có nhiều cách lắm mà