Thông báo

Collapse
No announcement yet.

Phú Sĩ Sơn

Collapse
X
 
  • Lọc
  • Giờ
  • Show
Clear All
new posts

  • Phú Sĩ Sơn

    Mặc dù chỉ mới có thể nhỏ giọt Virtex-6 đến khách hàng, Xilinx đã bắt đầu giới thiệu dòng chip 28nm chip kế cận. Cấu hình khủng, top of the line > 3000 DSP48 slices, 1.5M FFs, 64Mbit RAM, DDR3-1600+ . DSP48E1 của Virtex-6 vốn đã khá đa năng, với 25-bit pre-adder, 25x18 multiplier, 48-bit 3-input adder, và pattern detect. Nếu không sử dụng các functions, mỗi DSP48 cũng có thể được tận dụng như hơn 200 FFs. Cách đây không lâu, FPGA quá nhỏ cho một số algorithms, nhưng FPGA phát triển thần tốc hơn tưởng tượng rất nhiều.

    Với significant price drop cho low và mid level chip, cost của FPGA sẽ gần như tương đương với CPU. Sau khi tạm thời từ bỏ hard-embedded processor, Xilinx đã bắt đầu lại với processor-centric FPGA theo cấu hình PSS 1 và 2.

    http://www.xilinx.com/publications/a...over-story.pdf
    http://www.xilinx.com/support/docume...m_Overview.pdf

    Có thể làm được gì với FPGA? White-paper kết luận khá súc tích, tùy theo "the customer's ability to build a solution that meets their unique needs and differentiates their solution from their competition", tùy theo khả năng và creativity của bạn.

  • #2
    Muốn dùng DSP48 cần phải có một coding style cố định để RTL synthesis có thể infer được. Dùng DSP48 thì có thể chạy 2x lẹ hơn khi dùng nó cho logic thông thường
    Chúc một ngày vui vẻ
    Tony
    email : dientu_vip@yahoo.com

    Comment


    • #3
      Nguyên văn bởi tonyvandinh Xem bài viết
      Muốn dùng DSP48 cần phải có một coding style cố định để RTL synthesis có thể infer được. Dùng DSP48 thì có thể chạy 2x lẹ hơn khi dùng nó cho logic thông thường
      J đề nghị chỉ định dùng thông qua primitive hoặc COREGEN, chứ không để Systhesis tool tự infer, cảm giác là không an toàn lắm

      Comment

      Về tác giả

      Collapse

      nemesis21 Tìm hiểu thêm về nemesis21

      Bài viết mới nhất

      Collapse

      Đang tải...
      X