FPGA và các giải pháp ứng dụng trong Công Nghệ Quân Sự!

[Rommel.de]

Chào bạn MTAPIC,

Bạn nói khó hiểu quá. Tớ vẫn chưa hiểu được mạch bạn đang làm là như thế nào, và bạn muốn như thế nào. Nếu hiện nay bạn đã tạo được xung tốt rồi, phối hợp trở kháng tốt, điện áp tốt vậy là xong rồi. Nếu bạn muốn mạch có sườn xung tốt hơn thì thử chèn thêm vào ngay trước tầng ra một buffer. Buffer này làm cho sườn của xung kích vào tần ra thẳng đứng hơn và có thể giúp giảm sườn của xung ra. Nếu như xung kích vào tầng cuối cùng đã thẳng rồi mà sườn ra vẫn không đạt yêu cầu là do tầng ra của bạn không đủ công suất. Tầng ra phải phóng nạp với thời gian lớn đối với tải đầu ra. Bạn có thể thay bằng linh kiện có công suất lớn hơn, hoặc theo cách nông dân như tớ nói là chập 2 tầng khuyếch đại lại làm 1.

[MTAPIC]

Nói thế này cho dễ hiểu nhé. mình cần làm 1 mạch, có các yêu cầu tạo xung như thế kia, theo thiết kế của mình,sợ có điều gì đấy không ổn, ai có thể giúp thiết kế một phần để mình so sánh khả năng làm việc như thế nào thôi! bởi vì mình kiến thức có hạn mà khả năng cũng có hạn, với lại ngành công nghệ này cũng hơi khó chịu!ai có thể giúp, hướng dẫn hay có ý tưởng về tạo xung như vậy thì giúp đỡ mình mình rất cảm ơn, mình sẽ cố gắng hoàn thiện board mạch trong tuần tới, up lên anh em mình cùng bàn luận!

[jefflieu]

Theo jef thì mạch khuếch đại cần những gì (dù ngoài luồng vẫn hỏi luôn ở đây)!

Mình chẳng có tẹo kinh nghiệm gì về thiết kế nhung mạch power/buffer/analog dạng này cả

[MTAPIC]

có nên dùng cách ly quang giữa phần khuếch đại với phần tín hiệu từ FPGA ko các bác nhỉ?con nào bảo đảm đc các yêu cầu như trên ko?

[yakhontvn]

Anh Ninh ơi! Anh có thể cho em xin ít tài liệu về lập trình cho FPGA bàng Altium không ạ ? Em xin của mấy anh nhưng mấy anh ấy chắc bận quá nên...! Em đang làm cái modul tạo xung và bám xung mà chưa biết giải quyết thế nào! Không biết bên phòng không giải quyết bài toán bám cự li thía nào anh nhỉ ? Có gì anh mail cho em nhe! yakhontvn@gmail.com,thanks anh nhé!

[Rommel.de]

Bạn MTAPIC,

Có thể do yêu cầu bí mật nên bạn không nói rõ cấu trúc và nguyên lý hoạt động của toàn bộ hệ thống mà bạn đang làm, nhưng vì vậy mà cũng rất khó để mọi người có thể hiểu và cho ý kiến. Ở đây tớ có một vài suy nghĩ có thể không đúng nhưng bạn có thể tham khảo.

Thứ nhất FPGA là chip để xử lý tính toán dữ liệu số. Vì vậy FPGA rất kém trong việc tạo các tín hiệu đồng bộ. Nếu bạn muốn tạo tín hiệu đồng bộ thì phải dùng loại chip tạo tín hiệu đồng bộ, loại này vừa rẻ tiền vừa tốt hơn sử dụng FPGA rất nhiều.
Thứ hai dù bạn dùng chip chuyên để tạo tín hiệu đồng bộ thì việc đồng bộ bên ngoài bao giờ cũng kém hơn rất nhiều việc đồng bộ bên trong chip. Các tín hiệu đồng bộ bên ngoài gặp vấn đề về nhiễu, độ trễ do truyền tín hiệu từ điểm đầu đến điểm cuối ở khoảng cách xa, dẫn đến skew và jitter. Chính vì vậy mà bạn thấy tín hiệu đồng hồ bên trong chip có thể lên đến vài GHz, trong khi tín hiệu đồng hồ trên mạch thường cao nhất chỉ vài trăm MHz. Vì vậy nếu được thì bạn nên sử dụng thiết kế ASIC làm một chip (hoặc vài chip) phần analog (mix signal) như RF (Tx và Rx), phần xử lý tín hiệu sẽ do FPGA đảm nhiệm. Bạn có thể dùng một chip dao động tạo tín hiệu đồng bộ chung ở tần số thấp khoảng 20MHz, cấp chip ASIC của bạn. Bên trong chip ASIC bạn dùng nhưng bộ PLL để tạo nên các tín hiệu dao động khác nhau đồng bộ hoạt động các phần bên trong chip.
Điểm thứ ba là vấn đề bạn hỏi có nên dùng tín hiệu quang hay không? Cái này bạn phải đặt lại câu hỏi bạn cần tín hiệu quang để làm gì. Người ta truyền tín hiệu dùng quang khi tốc độ truyền rất cao, và đường truyền xa. Tín hiệu điện ở tần số cao (từ vài GHz trở lên) có độ suy hao rất mạnh theo khoảng cách. Tín hiệu điện chuyển thành quang bị suy hao rất mạnh ở 2 đầu (chuyển từ điện thành quang, và từ quang thành điện) nhưng ở đoạn truyền quang ở giữa thì suy hao rất ít vậy nên nó chỉ có ý nghĩa khi truyền tín hiệu tần số rất cao và đi xa (từ vài mét trở lên). Ngoài ra tín hiệu quang cũng có ưu điểm chống nhiễu tốt nhưng nếu không gặp vấn đền về kích thước trong lượng thì ở khoảng cách gần dùng tín hiệu điện và cáp là OK.
Tín hiệu của bạn điện áp khá cao lên đến 40V như vậy chắc là để truyền đi xa. Như vậy khả năng đồng bộ của mạch bạn nhất định không tốt vì đơn giản nhất là truyền tín hiệu đi thì đã có độ trễ rồi. Nếu được bạn thử xem xét việc nhét nhiều phần vào một chip ASIC duy nhất như vậy có lẽ sẽ tốt hơn.

[yakhontvn]

Thực ra cũng không nhất thiết phải cần mô tả về hệ thống quá kĩ! Anh MTAPIC đã mô tả hết yêu cầu rồi mà! Vấn đề thảo luận ở đây là công nghệ thôi! Thực ra thì hệ thống cũng không có gì,Vấn đề là cần tạo ra một xung có yêu cầu như mô tả.Nếu mình đoán không nhầm thì vấn đề sẽ là tạo ra một xung có độ rộng là 4us.sau đó tạo 2 xung có độ rộng là 1.4us.Nhiệm vụ của hai xung sau là làm sao bám được xung đầu tiên!Một việc nữa là các xung này luôn "chuyển động" ,tức là nó có một tốc độ giữ chậm theo thời gian một giá trị khoảng 650us/s!

[tonyvandinh]

Cái đầu tiên mình làm là Hệ đồng bộ, với 3 modul chính là
+ Đồng bộ cự ly
+ Đồng bộ góc ngoài
+ Đồng bộ góc ở chế độ tạo giả
* Đồng bộ cự ly tạo ra các xung cơ bản sau:
- Xung 1 có độ rộng = 4us chu kỳ chu kỳ từ 250us đến 560us(tùy vào chế độ làm việc), điện áp 40v, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.
- Xung 2 có độ rộng 1,4us chu kỳ từ 250us đến 560us(tùy vào chế độ làm việc), điện áp 22-32V, trở kháng sóng 75 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 1 là 1,7us.
- Xung 3 có độ rộng = 0,26us tới 0,7 us chu kỳ = xung 1, điện áp 22-32V, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 2 là 0,85us.
- Xung 4 có độ rộng = 1,4us chu kỳ = xung 1, điện áp 22-32V, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 2 là 0,85us.
- Xung 5 có độ rộng = 1,4us chu kỳ = xung 1, điện áp 3V - 4vV, trở kháng sóng 75ôm độ tụt đỉnh xung 0,05V,sườn trước < 3ns, sườn sau < 5ns.trễ so với xung 1 là 4,7us

Bạn MTAPIC có thể nói rõ thêm lý do bạn cần điện áp ở 40V cho xung.

[MTAPIC]

Bạn MTAPIC có thể nói rõ thêm lý do bạn cần điện áp ở 40V cho xung.

Mình đã hiểu ý của bạn, việc tạo toàn bộ hệ thống của mình trên 1 chip là không thể bởi vì một số lý do sau:
+ Khoảng cách làm việc của các thành phần cách xa nhau (Đài - Bệ - Anten) cỡ trên dưới 200m
+ Khối lượng công việc rất lớn và đa thành phần (các bài toán không gian, quỹ đạo đạn đạo, quỹ đạo động học, quá tải , phép nội suy không gian và ngoại suy vị trí .v.v.)
+ Đa kênh làm việc song song (kênh mục tiêu "từ 2 đến 6" và kênh tên lửa"từ 2 đến 12" )
+ Tất cả các bài toán, đều phải xử lý trong một chu kỳ xung mà mình đưa ra trong bài viết yêu cầu tạo ra trong mạch đồng bộ tức là trong khoảng time min là 250us toàn bộ hệ thống đã làm việc xong với dữ liệu cũ nhận về từ anten, và chuẩn bị sang làm việc với dữ liệu mới.
cái xung mình tạo ra, vừa là nhịp làm việc của hệ thống, vừa là xung được đưa sang máy phát nhồi cao tần (10GHz) và phát ra không gian để thăm dò(ngành của mình gọi là quan sát không gian)

mình sắp xong phần nguyên lý và mô phỏng, có thể đo xung trên osilo khi ấy có gì nhờ các anh em giúp!

@ Yakhonvn em là ai?mà sao biết anh?em ở đâu?nếu ko ngại phone cho anh : 0985813383 (từ 17h tới 23h )
nếu ở gần HN thì bao h anh xuống sẽ copy cho ít tài liều về Lập trình FPGA bằng Altium

[MTAPIC]

@ Rommel.de ASIC không được ứng dụng vào hệ thống của mình, vì một số nguyên nhân, cảm ơn bạn góp ý , và đưa ra giải pháp, mình cũng đồng ý là có một số vấn đề mang tính bí mật, nhưng anh em mình bàn luận thì ko có gì phải ngại cả!
mình thấy thế này
FPGA làm việc với xung tốt hơn so với ASIC, tốt hơn so với VDK, tuy không ổn định bằng ASIC, nhưng cảm nhận của mình là vậy
Tốc độ làm việc cũng không kém ASIC là mấy
Dù là linh kiện nào, cũng phải đóng kín trong vỏ sắt và bao bên ngoài, vì môi trường làm việc có Sóng siêu cao tần công suất bức xạ cực lớn Phát ra từ anten cỡ 1 đến 2 MW
@tonyvandinh : điện áp xung 40v là đưa sang anten để kich được máy phát (dùng đèn manheton)

[tonyvandinh]

điện áp xung 40v là đưa sang anten để kich được máy phát

@MTAPIC, cám ơn bạn. Tôi hơi thắc mắc là FPGA chỉ đưa ra logic level cho nên tôi không hiểu sự liên hệ về điện áp và sườn của xung với FPGA. Những chi tiết này (điện áp và sườn) theo tôi nghĩ thì là điều kiện cho phần khuếch đại. Chỉ có độ rộng là chủ yếu cho FPGA mà thôi.

[tonyvandinh]

Để liên kết thời gian giữa các xung, bạn nên dùng zero delay buffer (hao hao giống DCM ở ben FPGA). Bạn vô link dưới đây đẻ tìm hiểu thêm
http://www.pericom.com/pdf/applications/AN015.pdf

[qkhanh]

Mình chưa xó điều kiện nghiên cứu gì về FPGA .Bác nào có thể so sánh một chút với DSP được không . Nếu DSP dùng trong quân sự thì có khả thi không .

[yakhontvn]

Hoàn toàn khả thi và đang được áp dụng ! Hiện tại trường của mình (Học Viện Kỹ Thuật Quân Sự ) đang đưa DSP và các ứng dụng của nó tới học viên ! Mình hiện tại không ở trường,và cũng là khóa cuối cùng không được " sờ " tới các họ DSP của TI . Thực sự cũng không biết cái con DSP nó thía nào,nhưng có một điều là nó được trường mình sử dụng trong viễn thông. Xilinx và một số hãng sản xuất FPGA đã thấy nhược điểm của các chíp FPGA trong các phép toán nhân trong các thuật toán xử lí tin dùng các bộ lọc và đặc biệt là khả năng xử lí floating point,họ đã đưa vào các Platform bao gồm các hardware module dành cho những ứng dụng như thế! Virtex là một ví dụ! Nhưng khi bạn cần một hệ thống yêu cầu xử lí dữ liệu vào ra lớn,tốc độ cao (có thể tới vài trăm MHz) thì FPGA là lựa chọn số một ! Trong quân sự mình thấy FPGA thích hợp cho các đài tên lửa,radar (Quên mất là FPGA dùng để điều khiển thì thôi rồi luôn! Các bạn đã bao giờ thấy con VĐK nào có cả chục module QEI chưa ?).Còn DSP thì hay dùng cho các trạm thông tin....
Nói chung còn nhiều lắm.có gì anh Ninh nói dùm.Em cũng mù mờ lắm,định tham khả các cao nhân cho cái đồ án tốt nghiệp năm tới cho hoành tráng tí !
@MTAPIC : em biết anh qua mấy anh ở trường,em chơi cùng với anh Tuân lớp anh.Em học TL142,đang ngâm cứu cải tiền mấy quả đạn bên Hải Quân mà mù quá nên se pm riêng với anh vì có một số thông tin không nằm ở đây !
Cám ơn mọi người!

[hithere123]

Chào bác MTAPIC,
Em thấy bài toán bác đưa ra với FPGA là hơi "không đúng" trọng tâm.

Có thể các lĩnh vực khác ko biết lắm nhưng bản thân tôi làm ở lĩnh vực tên lửa, Mỹ thì dùng FPGA nhiều rồi, còn bọn Nga cũng dùng ko ít, việc anh em mình bàn luận có nhiều phần có thể tiếp cận mà ko ảnh hưởng gì tới vấn đề bảo mật quân sư. Bởi vậy mình nêu một số ứng dụng mà bọn Nga đưa FPGA vào trong Công nghệ quân sự!
- Xử lý tín hiệu trung tần máy thu và máy phát.
- Xử Lý ảnh, và quang ảnh nhiệt.
- Điều khiển hệ truyền động bám sát
- Modul tạo xung và bám theo xung
Những yêu cầu cơ bản của hệ thống điện tử trong Công Nghệ Quân Sự:
- Xử lý thời gian thực
- Làm việc với các xung cỡ 1ns
- Có độ ổn định và tính sống còn lớn
- Tần số làm việc lớn 1GHz với máy tính và >100M với các thiết bị xử lý tín hiệu tùy loại tín hiệu!
Hiện nay tôi đang làm một số modul trong 1 bộ khí tài tên lửa mới của nước ta, được hơn một số bạn là trực tiếp tiếp cận với các bo mạch trong bộ khí tài. Các modul cụ thể như sau:
- Hệ đồng bộ
- TBK quang ảnh nhiệt (chủ yếu là xử lý video)
- Hệ Lập lệnh và Hệ Phát lệnh
- Anten Mạng Pha (cái này đang nghiên cứu vì nó đi cùng với Hệ Phát Lệnh, bản thân mình chưa nắm đc nhiều kiến thức về Anten Mạng Pha)
Cái đầu tiên mình làm là Hệ đồng bộ, với 3 modul chính là
+ Đồng bộ cự ly
+ Đồng bộ góc ngoài
+ Đồng bộ góc ở chế độ tạo giả
* Đồng bộ cự ly tạo ra các xung cơ bản sau:
- Xung 1 có độ rộng = 4us chu kỳ chu kỳ từ 250us đến 560us(tùy vào chế độ làm việc), điện áp 40v, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.
- Xung 2 có độ rộng 1,4us chu kỳ từ 250us đến 560us(tùy vào chế độ làm việc), điện áp 22-32V, trở kháng sóng 75 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 1 là 1,7us.
- Xung 3 có độ rộng = 0,26us tới 0,7 us chu kỳ = xung 1, điện áp 22-32V, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 2 là 0,85us.
- Xung 4 có độ rộng = 1,4us chu kỳ = xung 1, điện áp 22-32V, trở kháng sóng 300 ôm độ tụt đỉnh xung 0,3V,sườn trước < 8ns, sườn sau < 10ns.trễ so với xung 2 là 0,85us.
- Xung 5 có độ rộng = 1,4us chu kỳ = xung 1, điện áp 3V - 4vV, trở kháng sóng 75ôm độ tụt đỉnh xung 0,05V,sườn trước < 3ns, sườn sau < 5ns.trễ so với xung 1 là 4,7us

Bước đâu anh em giúp hoàn thiện giải pháp tạo ra các xung này, sau đó sẽ bàn thêm một số modul khác!

Em thấy thế này:
- Các yêu cầu về xung của bác là tính từ đầu ra của linh kiện chịu được điện áp >60V. Em tạm chia mạch của bác thành hai khối: khối 1 là tạo xung nguồn; khối 2 là khuếch đại lên tới 40V. Yêu cầu về sườn xung của bác là ở đầu ra của cái khối thứ 2 này, do đó nếu bác muốn đảm bảo thì bác cần phân tích rất cẩn thận tải ở đầu ra của khối thứ 2. Nếu là dây dẫn dài thì khá mệt đấy ạ. Trở kháng sóng ở đây chỉ có ý nghĩa về mặt đảm bảo công suất từ khối 2 truyền tới nơi bác cần chứ nó không có nghĩa là sẽ đảm bảo sườn xung tại điểm đích của bác ngon lành như ở đầu ra của khối thứ 2.
- Các bác đang bàn về tạo xung nguồn từ FPGA sao cho nó khớp với yêu cầu về sườn xung đầu ra tại khối thứ 2 là không mấy ý nghĩa ở đây. Cái có thể dùng FPGA ở đây chỉ là tạo ra xung đúng yêu cầu của bác về tỷ lệ giữa các xung, nếu vậy thì bác cứ làm bộ đếm cho em là ngon lành cành đào.
- Em có ý kiến riêng thế này: bác tạo ra xung từ FPGA với điện áp thấp trước rồi bác truyền thằng này đi tới điểm đích luôn cho em. Sau đó bác gắn khối thứ 2 ngay tại điểm đích. Như thế bài toán về sườn của bác sẽ đơn giản hơn chút. Tuy nhiên, em dự là hệ thống của bác là hai chiều, như vậy thì sẽ phải cần giải pháp khác phức tạp hơn. Nhưng em cũng cần thời gian để tìm hiểu hệ thống của bác cái đã.

Chúc bác cuối tuần vui vẻ!
Thân mến