Lập trình FPGA(CPLD) bằng gì ?

[cook]

FPGA đang trở thành một chủ đề quan tâm của sv VN.
Em thấy FPGA cũng có nhiều cái hay và ứng dụng ở VN cũng chỉ ban đầu ,tuy nhiên trong quá trình tìm hiều chút chút,em thấy có thể lập trình FPGA bằng các công cụ và ngôn ngữ sau:
-Labview
-Altium
-VHDL(Veriloghay ADL)
-C

Vậy theo các bác chúng ta có thể chọn ngôn ngữ nào để giảm thời gian và cho ra sản phẩm sớm nhất.
Thời gian trước em có dùng VHDL và Verilog nhưng gõ code thì lâu quá(không giống thằng C#-gõ là hiện).
Thấy bảo dùng C(Impulse) cũng dễ viết-nhưng em chưa thử qua-nếu viết được bằng C thì hay vì C khá quen thuộc với dân điện-điện tử-thậm chí dân Tin cũng có thể học FPGA dễ dàng được

[ngohaibac]

Altium là trình thiết kế mạch. Ngôn ngữ dùng mô tả phần cứng vẫn là VHDL hoặc Verilog. Chứ làm gì có ngôn ngữ Altium nhỉ ?? Còn Labview chắc cũng same same. Labview và Altium là một ứng dụng hẳn hoi không phải ngôn ngữ.

Còn công cụ viết thì thiếu gì bằng Notepad cũng được mà .

Viết bằng C, C++ thì không hiểu sâu về phần cứng được, rõ ràng là khó tối ưu, không biết mã nó sinh kiểu gì.

Chúc bạn thành công.

[jefflieu]

Dung C de code hardware cung duoc nhung cung de thay la` ko to'i uu. Len wikipedia search C to FPGA se tham khao duoc ...
Nhu*ng .... du`ng bao gio` nghi rang Da^n Tin Ho.c du`ng C thi code Hardware duoc ... du` da thi.t co' khac nhung cot loi van dang la` viet pha`n cung ... viet pha`n cu'ng thi phai suy nghi theo pha`n cu'ng ... co' khac chi la` khac cach giao tiep voi pha`n mem thiet ke ...
Jeff thay' de hoc tap thi` tot nhat van la VHDL va` Verilog ... tham chi Schematic Design co`n tot hon nua ... ... ca`ng thap' ca`ng do?m thi ca`ng hieu sau ba?n cha't cong viec ...

[jefflieu]

Nhat duoc ba`i na`y cua Vice President nao do' cua cty nao do' hok biet:
> do not forget that exist Handel-C and SystemC (this one works ) or seems,
> and have "small" players behind as Cadence, synopsis and mentor for
> example.
> my $ 0,02 contribution
>
> P.S.: my opinion, this kind of thing do not work, i have experienced both
> languages that i cited and ALAWAYS write HDL from scratch seems the better
> way.

(1) SystemC is mainly target at system modelling, not system
implementation. There are attempts at using it for HW-implementation, some
even mildly successful. But using a tool for something its not built for
will always be less than optimal. Yes, a wrench can be used as a hammer,
and an aircraft carrier can be used for deep sea exploation, but the tool
might work against you and the result might be less than perfect.

(2) We've come a long way baby. SW->HW-translation (as in C->FPGA,
SPW->ASIC etc) has been the "next big thing" for decades. Now however we
seem to really getting there. I attribute this to two things:

1: The tool vendors aim for practical applications - not academic
achievments. When I did my thesis on high level synthesis for
reconfigurable computing ten years ago it was all about resource sharing
optimization and very complex algorithms for optimal scheduling. Today
it's ok not to come within 30% of hand-designed HW. If you can meet the
application size and performance target then you are done - even if it
means the HW is very much not optimal. As long as you got there faster
than hand implementation. Time to market is _much_ more important.

2: Moores law provides us with enough cheap gates, registers and wires to
allow us to be sloppy with the results. Good enough is... good.


For a practical and *working* example look at alteras new C2H (C to
Hardware) tool. It ignores (pretty much) all complexities with resource
sharing and loads of other things that makes C->HW translation hard. The
result is bygger and slower HW than you would make yourself. But it works,
takes little time to perform and can be done by SW-guys with basically one
day of training.

And as a side benefit Altera gets to sell more (big) FPGAs.

I have heard good stuff about Mentors Catapult-C tool, albeit the need for
constraints files as long or longer than the C-code itself sort of sound
like the tool is really trying to do lots of cool optimizations.

And since you mentioned Handel-C, there have been some serious
developments there too. It's not your grandfathers university Handel-C.

I will always have a heart for HW-implementation, but I'm pretty convinced
that HW-implementation jobs will be marginalized in the coming years. Not
only beacuse it's getting very easy to outsource (see all "help me build
xyz" mail from India and Chine on this list), but more importantly due to
the coming of age of tools like H2C, Catapult-C, Handel-C, Mitrons C
compiler for FPGA acceleration etc. HW-implementation will become a tool
phase. We as engineers will have to move up the food chain. Be the ones
that specify _what_ to implement in HW and write the specifications.

And thats was my 1 SEK of knowledge (we didn't get the Euro ;-)

--
Med vänlig hälsning, Yours

Joachim Strömbergson - VP R&D InformAsic

source: http://osdir.com/ml/hardware.opencor.../msg00062.html

[phoenixdown]

Lập trình cho FPGA có 2 ngôn ngữ, đó là VHDL và Verilog. Và có các phần mềm sau:
- Xilinx ISE: Lập trình cho FPGA của Xilinx
- Altera Quatus: Lập trình cho FPGA của Altera
- Actel Libero: Lập trình cho FPGA của Actel
- Quicklogic và Lattice dùng phần mềm gì thì tôi ko rõ lắm
- Labview: Lập trình cho FPGA của NI
- Altium Designer: lập trình được cho FPGA của tất cả các hãng trên
Lập trình nhúng cho các lõi vi xử lý nhúng trong FPGA, ta dùng ngôn ngữ C. Tôi chỉ biết một số công cụ sau hỗ trợ lập trình nhúng:
- Xilinx EDK
- Altium Designer
Còn dùng C để code hardware thì mình bây giờ mới biết.
----
www.edatools.net

[enti]

Theo bạn cooknói bạn muốn dùnng C để gần gũi hơn và có thể gõ và hiện. Tính năng đó là của editor mà bạn, ngôn ngữ nào cũng có thể hết nếu bạn có keyword đầy đủ.
Hiện mình đang dùng 2 editor: notepad++ và sakura editor.
Cả 2 editor này đều có tính năng đó. Sau khi cài đặt editor thì bạn tìm cách thêm các keyword hoặc dơnload từ trang web về add vào là nó gõ và hiện ok hết. Nhưng notepad++ có hỗ trợ tiếng Anh, còn sakura chỉ hỗ trợ tiếng Nhật. Vì mình dùng tiếng Nhật nên chọn sakura và sakura chạy ổn định hơn và tốt hơn notepad++.

[HN0914531985]

bay gio lap trinh loi thoi roi!
ban chi dung de noi cac khoi thoi.
con cach nhanh nha de hoan thánh thiet ke la dung so do khoi
ban nen dung thu system generator xem
qua dinh luon.

[jefflieu]

Noi lo~i tho`i cung ko du'ng cho lam. System generator làm giúp designer một bước là tạo các block DSP thông dụng. Hết rồi. Biết code VHDL hay verilog vẫn dễ xoay sở hơn.

[chmt]

Em đang tìm hiểu về con XC9536XL, hôm nọ thấy con CPLD này nhưng mà nó có tới 64 chân.
Em thiết kế mạch để sử dụng nó nhưng mà tìm mãi mà ko thấy có layout nào là đế vuông 64 chân cả (em thiết kế bằng Orcad). Có bác nào giúp em với.
Với các thông số ghi trên bề mặt chip như trên thì làm sao để biết dc chip này có layout là CTX (tức là chân số 1 nằm ở giữa bank) với ko CTX

Cám ơn các bác.

[namqn]

Em đang tìm hiểu về con XC9536XL, hôm nọ thấy con CPLD này nhưng mà nó có tới 64 chân.
Em thiết kế mạch để sử dụng nó nhưng mà tìm mãi mà ko thấy có layout nào là đế vuông 64 chân cả (em thiết kế bằng Orcad). Có bác nào giúp em với.
Với các thông số ghi trên bề mặt chip như trên thì làm sao để biết dc chip này có layout là CTX (tức là chân số 1 nằm ở giữa bank) với ko CTX

Cám ơn các bác.

Bạn xem trong datasheet của XC9536XL (http://www.xilinx.com/support/docume...eets/ds058.pdf), chip của bạn có kiểu vỏ VQ64. Chân có dấu chấm là chân 1. Các quy ước về tên gọi của chip cũng có trong datasheet này.

Thân,

[chmt]

Bác ơi em còn cái layout để thiết kế trong orcad nữa em ko tìm được chân vuông kiểu này mà có 64 chân, em chỉ thấy có 44 chân hoặc 84 chân hoặc hơn nữa thui..

[jefflieu]

Hồi đó Jeff có xài orcad và có nhớ la Orcad hỗ trợ tạo thư viện footprint, symbol ... v.v bạn cứ coi các số đo của footprint trong datasheet roi tao rieng một footprint cho mình. Không phải chip nào cung có footprint san o trong orcad. Cũng không mât thời giờ lắm. Một số điểm quan trong:
- Chọn đơn vị cua ban thiet ke (mm hoac inch)
- Khoang cách các chân (pitch)
- Độ rộng các chân
- Ý nghĩa của cac layer trong PCB design (top elec, paste, silk, mask của SMD)
Mò một hồi là được đó bạn.

[phoenixdown]

bạn chuyển qua thiết kế bằng Altium Designer xem, có thư viện cho hầu hết FPGA và CPLD đang có trên thị trường, từ vài chục chân đến vài trăm chân cũng có