Thông báo

Collapse
No announcement yet.

Lỗi và khắc phục lỗi trong quá trình thiết kế bằng ISE!

Collapse
X
 
  • Lọc
  • Giờ
  • Show
Clear All
new posts

  • Lỗi và khắc phục lỗi trong quá trình thiết kế bằng ISE!

    Em đang ở bước Check Syntax cho 1 VHDL timing simulation file thì bị báo lỗi sau:
    Line 18. Library unit Vital_Timing is not available in library IEEE.
    Em ko hiểu cách khắc phục thế nào , mong các bác chỉ giáo! Thanks

  • #2
    Chào bạn.

    Bạn có khai báo đúng thế này k? Vì vitual_timing không phải trong thư viện IEEE mà là thư viện VITAL
    Code:
    library IEEE;
    use IEEE.Std_Logic_1164.all;
    
    library VITAL;
    use VITAL.Vital_Timing.all;
    use VITAL.Vital_Timing;
    use VITAL.Vital_Primitives.all;
    use VITAL.Vital_Primitives;
    Bạn up cả project lên cho mình xem nào.

    Chúc bạn thành công.
    Technical sale at WT Microelectronics S'pore
    Hỗ trợ dự án sử dụng các hãng Texas Instrument, STMicro, Freescale, Fairchild, International Rectifier, Ublox, Lumiled, Maxim
    Liên hệ: 0915.560.511 hoặc ngo.haibac@wtmec.com

    Comment


    • #3
      Nguyên văn bởi ngohaibac Xem bài viết
      Chào bạn.

      Bạn có khai báo đúng thế này k? Vì vitual_timing không phải trong thư viện IEEE mà là thư viện VITAL
      Code:
      library IEEE;
      use IEEE.Std_Logic_1164.all;
      
      library VITAL;
      use VITAL.Vital_Timing.all;
      use VITAL.Vital_Timing;
      use VITAL.Vital_Primitives.all;
      use VITAL.Vital_Primitives;
      Bạn up cả project lên cho mình xem nào.

      Chúc bạn thành công.
      Khi mình khai báo như bạn chỉ thì nó lại báo là "Line 18. Library VITAL cannot be found." và mình kiểm tra trong thư mục Xilinx91i/vhdl/src thì cũng ko thấy có thư viện VITAL này , liệu có cần phải thêm library không ? Và thêm thì bằng cách nào? Mình đang thực hiện theo app note của Xilinx về IrDA , bạn xem trong file gửi kèm nhé! Cảm ơn!
      Attached Files

      Comment


      • #4
        Chào bạn.

        Mình đã download xapp đó và chạy mô phỏng chẳng thấy báo lỗi tí gì cả. Mình dùng ISE 9.1 nên phải tạo lại project, mình đã add hết các file đó vào rùi.

        Bạn xem kĩ lại đi nhé.

        Chúc bạn thành công.
        Attached Files
        Technical sale at WT Microelectronics S'pore
        Hỗ trợ dự án sử dụng các hãng Texas Instrument, STMicro, Freescale, Fairchild, International Rectifier, Ublox, Lumiled, Maxim
        Liên hệ: 0915.560.511 hoặc ngo.haibac@wtmec.com

        Comment


        • #5
          Bạn có thể tìm thư viện vital ở link này : http://tams-www.informatik.uni-hambu...kages/P1076.4/.
          Bạn tao thư mục vital trong Xilinx91i/vhdl/src rồi chép các file đó vô .

          Nếu không được, bạn có thể chép các file vhd vô thư mục của project, compile đó packages đó trước khi compile project.

          Comment


          • #6
            Hay giúp tôi mô phong chương trinh FPGA

            Tôi đang lam đô án vê FPGA. Tôi dùng xilinx7.1, nhưng tôi không thể nao thực hiên mô phỏng được chương trình của mình. Các Ban co ai dành về phân này chỉ cho tôi với. Tôi xin cam ơn nhiều. Mail của tôi là : trungkien_1982@vnn.vn

            Comment

            Về tác giả

            Collapse

            LTS Tìm hiểu thêm về LTS

            Bài viết mới nhất

            Collapse

            Đang tải...
            X