Tweet
em có 1 đoạn code về dual ram port như sau:
module raminfr (clk, we, a, di, do);
input clk;
input we;
input [4:0] a;
input [3:0] di;
output [3:0] do;
reg [3:0] ram [31:0];
always @(posedge clk) begin
if (we)
ram[a] <= di;
end
assign do = ram[a];
cái không hiểu là cái dòng reg [3:0] ram [31:0] đó là khai báo biến kiểu gì vậy mấy bạn mình không hiểu lắm, giống như mảng bên C vậy hì hì, thực chất thì biến ram có mấy bít, 4 bít hay là 32 bít hix...
ai giải thích giùm nhe
module raminfr (clk, we, a, di, do);
input clk;
input we;
input [4:0] a;
input [3:0] di;
output [3:0] do;
reg [3:0] ram [31:0];
always @(posedge clk) begin
if (we)
ram[a] <= di;
end
assign do = ram[a];
cái không hiểu là cái dòng reg [3:0] ram [31:0] đó là khai báo biến kiểu gì vậy mấy bạn mình không hiểu lắm, giống như mảng bên C vậy hì hì, thực chất thì biến ram có mấy bít, 4 bít hay là 32 bít hix...
ai giải thích giùm nhe
