sơ đồ mạch như của anh Hùng cho mạch của em (3Hz) chắc ổn rồi, nhưng thời gian trễ điều khiển hơi dài
em cũng đã thiết kế một mạch chống dội đảm bảo tín hiệu điều khiển không bị trễ (sườn lên đầu vào và đầu ra gần trùng nhau) nhưng không biết tại sao vẫn không lọc hết dội, các anh nghiên cứu cho ý kiến giúp em nhé.
em có một điều nữa, em có 2 chíp cùng làm việc có thể đấu trực tiếp các chân với nhau không ạ, ví dụ em đấu PORTA của chíp 1 nối thẳng với PINA của chíp 2 để chuyền tín hiệu cho nhau được không ạ?
em cũng đã thiết kế một mạch chống dội đảm bảo tín hiệu điều khiển không bị trễ (sườn lên đầu vào và đầu ra gần trùng nhau) nhưng không biết tại sao vẫn không lọc hết dội, các anh nghiên cứu cho ý kiến giúp em nhé.
em có một điều nữa, em có 2 chíp cùng làm việc có thể đấu trực tiếp các chân với nhau không ạ, ví dụ em đấu PORTA của chíp 1 nối thẳng với PINA của chíp 2 để chuyền tín hiệu cho nhau được không ạ?
Comment